[发明专利]三维半导体存储器件

说明书

公开了一种三维半导体存储器件。该三维半导体存储器件包括：公共源极区域、在公共源极区域之间的电极结构、穿透电极结构的第一沟道结构以及在第一沟道结构之间并穿透电极结构的第二沟道结构。所述电极结构包括垂直堆叠在衬底上的电极。所述第一沟道结构包括第一半导体图案和第一垂直绝缘层。所述第二沟道结构包括围绕第二半导体图案的第二垂直绝缘层。所述第二垂直绝缘层的底面低于第一垂直绝缘层的底面。

相关申请的交叉引用

本申请要求2016年11月29日提交的题为“三维半导体存储器件”的韩国专利申请No.10-2016-0160747的优先权，其全部内容通过引用合并于此。

技术领域

本文描述的一个或多个实施例涉及一种三维半导体存储器件。

背景技术

为了满足性能和成本要求，正尝试增加半导体器件的集成度。二维(或平面)半导体器件的集成度主要基于其单位存储单元所占据的面积。因此，这种器件中精细图案的尺寸是一因素。然而，需要非常昂贵加工设备来产生精细图案。近来，已经提出了具有三维布置的存储单元的半导体存储器件。

发明内容

根据一个或多个实施例，三维半导体存储器件包括：公共源极区域，在衬底中彼此间隔开并沿第一方向延伸；电极结构，位于彼此相邻的公共源极区域之间并沿第一方向延伸，所述电极结构包括垂直堆叠在所述衬底上的电极；第一沟道结构，穿透所述电极结构并包括第一半导体图案和第一垂直绝缘层；以及第二沟道结构，位于彼此相邻的第一沟道结构之间并穿透所述电极结构，所述第二沟道结构包括第二半导体图案和第二垂直绝缘层，其中所述第二垂直绝缘层围绕所述第二半导体图案并在所述衬底和所述第二半导体图案的底面之间延伸，且其中所述第二垂直绝缘层的底面低于所述第一垂直绝缘层的底面。

根据一个或多个其他实施例，三维半导体存储器件包括：第一杂质层，在第一方向上延伸并彼此间隔开，所述第一杂质层包括第一杂质；第二杂质层，沿第一方向在彼此相邻的第一杂质层之间延伸，第二杂质层包括与第一杂质不同的第二杂质；电极结构，位于彼此相邻的第一杂质层之间并覆盖所述第二杂质层，所述电极结构包括垂直堆叠在衬底上的多个电极；第一沟道结构，位于第一杂质层之间的衬底上，并穿透所述电极结构；以及第二沟道结构，位于第二杂质层上并穿透所述电极结构。

根据一个或多个其他实施例，提供了一种三维半导体存储器件，包括：公共源极区域，在衬底中彼此间隔开并沿第一方向延伸；电极结构，位于衬底上彼此相邻的公共源极区域之间，并包括垂直堆叠在衬底上的电极；第一沟道结构，穿透所述电极结构并与所述衬底电连接；以及第二沟道结构，位于彼此相邻的第一沟道结构之间，并穿透所述电极结构且与所述衬底电分离。

根据一个或多个其他实施例，三维半导体存储器件包括：公共源极区域；垂直堆叠电极，位于所述公共源极区域之间；第一沟道结构，与垂直堆叠的电极相邻，第一沟道结构中的每一个包括第一半导体图案和第一垂直绝缘层；以及第二沟道结构，位于第一沟道结构的相邻第一沟道结构之间，第二沟道结构中的每一个包括围绕第二半导体图案的第二垂直绝缘层，所述第二垂直绝缘层的底面低于第一垂直绝缘层的底面。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：

图1示出了三维半导体存储器件的实施例；

图2示出了三维半导体存储器件的单元阵列的实施例的平面图；

图3和4示出了沿图2中的截面线I-I′和II-II′的视图；

图5A至5D示出了图3的截面A的放大视图实施例；

图6至17示出了用于制造三维半导体存储器件的方法的实施例中的阶段，其中，图10、12和14分别是图9、11和13中的截面B的放大视图实施例。