[发明专利]一种提升浅沟槽隔离填孔能力的沉积工艺

说明书

技术领域

本发明涉及半导体的制造工艺领域，特别涉及一种浅沟槽隔离的制备工艺。

背景技术

近年来，为了消除半导体元件间的相互影响，半导体制造中引入了元件隔离宽度小的浅沟槽隔离法(Shallow Trench Isolation，STI)。浅沟槽隔离是在硅层刻蚀出沟槽，然后在沟槽中填入氧化硅绝缘层，形成电绝缘的元件区域。因此，浅沟槽隔离的填充质量是隔离特性和可靠性的重要保证

传统沉积氧化硅层的方法为高密度等离子体工艺(HDP)，但随着对超大规模集成电路高集成度和高性能的需求的增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，使得间隙宽度也相应地缩小，深度比也随之提高，这就要求薄膜沉积的填隙能力需要进一步提升，高密度等离子体工艺已无法满足以上技术需求，因此其逐渐被具有更强填充能力的高深宽比等离子(HARP)工艺代替。采用高深宽比等离子(HARP)的传统工艺流程如下，

S1，如图1a所示，在硅衬底1上刻蚀形成浅沟槽2；

S2，如图1b所示，在所述浅沟槽2中第一次沉积填充二氧化硅3；

S3，如图1c所示，在所述二氧化硅3的表面继续沉积形成浅沟槽填充4。

然而高深宽比工艺虽然具有更好的填缝能力，但其沉积的氧化硅质量却相对较差，导致内部应力大，氧化硅膜层疏松有时甚至会在浅沟槽的中部产生空洞，如图1c的示意图以及图2所示，这种空洞会影响浅沟槽的隔离特性，不利于器件的可靠性。

因此，如何通过改进工艺来改善浅沟槽的填充质量从而提高隔离性能是研究人员致力改进的方向。

发明内容

本发明的目的是为解决现有技术的上述问题，本发明提供一种提升浅沟槽隔离填孔能力的沉积工艺，所述工艺能防止浅沟槽隔离的中部空洞，有效提高填充能力，提高隔离特征。

为了实现上述目的，本发明采用的技术方案如下：

一种提升浅沟槽隔离填孔能力的沉积工艺，所述工艺包括如下步骤；

提供一硅衬底；

刻蚀，具体为在所述硅衬底上刻蚀形成浅沟槽隔离(STI)孔；

形成第一次二氧化硅薄层，在浅沟槽隔离(STI)孔表面沉积第一次二氧化硅薄层，所述第一次二氧化硅薄层没有填充满所述浅沟槽隔离孔；

等离子体溅射修正，通过等离子工艺来修正浅沟槽隔离第一次二氧化硅薄层的角度以及轮廓，得到修正后的第一次二氧化硅薄层；

形成完整填充，在所述修正后的第一次二氧化硅薄层上通过沉积第二次二氧化硅来填充孔中剩余空隙；

形成浅沟槽隔离，采用高温退火使沉积的薄膜致密化。

进一步，所述沉积第一次二氧化硅薄层以及沉积第二次二氧化硅均采用高深宽比等离子(HARP)工艺。

进一步，所述等离子体溅射修正为采用高密度等离子体工艺(HDP)氧(O₂)等离子体溅射。

本发明具有以下有益效果：

通过先沉积再溅射的工艺流程来修正浅沟槽隔离(STI)的角度以及浅槽的形状，再通过高深宽比等离子(HARP)沉积工艺来提升STI的填孔能力；可以消除STI填孔中的空洞；提升STI的隔离特性，保证器件的稳定性。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1a-1c，采用高深宽比等离子(HARP)的传统工艺流程示意图。

图2，采用高深宽比等离子(HARP)的传统工艺流程制备的浅沟槽隔离的显微照片。

图3a-d，采用本发明的实施方式的工艺流程示意图。

图4，采用本发明的实施方式制备的浅沟槽隔离的显微照片。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。