[发明专利]高速电平位移器

说明书

本发明实施例涉及一种高速电平位移器。在一方面，本发明实施例涉及一种电平位移器电路，其包含：锁存器模块，其具有第一多个PMOS晶体管及第二多个NMOS晶体管；MOS模块，其具有可操作地连接到所述锁存器模块的第三多个MOS晶体管；第四多个晶体管，其可操作地连接于所述MOS模块与接地之间；及第五多个电容器，其可操作地连接于所述锁存器模块与第四多个晶体管的栅极之间。

技术领域

本发明实施例涉及高速电平位移器。

背景技术

电平位移器是一种将数字信号从一种逻辑电平转换到另一逻辑电平的电子装置。在数字电路中，逻辑电平是数字信号可具有的有限数目种状态中的一种状态。逻辑电平通常由信号与接地之间的电压差表示。数/模转换器(DAC)是将数字信号转换成模拟信号的系统。电平位移器是实现高速DAC操作的关键组件。

常规电平位移器具有导致大电力消耗的DC静态电流。由于热载子注入，常规电平位移器经受可靠性问题，这是因为过冲电流会引起集成电路过早地降级。因此，降低了电路的寿命。热载子注入(HCI)是固态电子装置中的一种现象，其中电子或“洞”获得足够的动能以克服破坏接口状态必要的电势屏障。术语“热”是指用于对载子密度建模的有效温度。因为电荷载子可变成被俘获于MOS晶体管的栅极电介质中，所以可永久地改变晶体管的切换特性。热载子注入是有利地影响固态装置的半导体的可靠性的机构中的一个。

高级DAC设计需要以高速(例如，高于18GHz)执行操作，这不能由常规电平位移器设计实现。除了高速性能之外，高级DAC设计需要低电力及可靠的电平位移器。

发明内容

根据本发明的实施例，一种电平位移器电路包括：锁存器，其具有第一多个晶体管及第二多个晶体管；第三多个晶体管，其可操作地连接到所述锁存器模块；第四多个晶体管，其可操作地连接于所述第三多个晶体管与接地之间；及多个电容器，其可操作地连接于所述锁存器模块与所述第四多个晶体管的栅极之间。

根据本发明的实施例，一种实施于衬底上的电平位移器电路包括：锁存器模块，其具有第一多个PMOS晶体管及第二多个NMOS晶体管，其中所述第一多个PMOS晶体管经放置成与所述衬底的对称线对称，其中所述第二多个NMOS晶体管经放置成与所述对称线对称；MOS模块，其具有可操作地连接到所述锁存器模块的第三多个MOS晶体管，其中所述第三多个MOS晶体管经放置成与所述对称线对称；第四多个晶体管，其可操作地连接于所述MOS模块与接地之间，其中所述第四多个NMOS晶体管是交错的；及多个电容器，其可操作地连接于所述锁存器模块与所述第四多个晶体管的栅极之间，其中所述多个电容器经放置成与所述对称线对称。

根据本发明的实施例，一种实现高速电平位移的方法包括：将第一输入电压发送到第一晶体管以接通所述第一晶体管；将第二输入电压发送到第二晶体管以断开所述第二晶体管；接通分别可操作地连接到所述第一晶体管及所述第二晶体管的第一对晶体管；断开分别可操作地连接到所述第一晶体管及所述第二晶体管的第二对晶体管；及断开可操作地连接到所述第一对晶体管及所述第二对晶体管的多个晶体管，其中所述第一晶体管及所述第二晶体管耦合于所述多个晶体管与接地之间。

附图说明

当结合附图阅读时，从以下详细描述更佳地理解本揭示的方面。应注意，根据工业中的标准实践，各种特征并非是按比例绘制。事实上，为了清楚地论述，可任意增大或减小各种特征的尺寸。

图1是根据一些实施例的电平位移器电路设计的示意性说明。

图2A及2B是根据一些实施例的在DC条件下操作的电平位移器电路的示意性说明。

图3是根据一些实施例的在输入切换条件下操作的电平位移器电路的波形的示意性说明。

图4A及4B是根据一些实施例的电平位移器电路的布局设计的示意性说明。

图5A及5B是根据替代实施例的电平位移器电路的布局设计的示意性说明。