[发明专利]一种存储器的信号完整性测试方法

说明书

本发明涉及半导体技术领域，尤其涉及一种存储器的信号完整性测试方法，包括：步骤S1，采用固定的写的延时以及参考比较电压，以及循环调整的读的延时值和比较电压值的组合策略对动态随机存储器进行多次读写操作；步骤S2，记录动态随机存储器响应每次读写操作的每个测试结果；步骤S3，根据所有测试结果，分析得到会影响测试结果延时值和比较电压值的分别的数值边界；步骤S4，根据分别的数值边界，制作一二维数字眼图，二维数字眼图具有表示延时值的水平方向坐标以及表示比较电压值的垂直方向坐标；上述技术方案不需要设置测试探头和示波器，就能够对动态随机存储器信号读取方向信号完整性进行测试，测试效率高，信号覆盖面大。

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器的信号完整性测试方法。

背景技术

目前一般的电路系统中，都会普遍使用动态随机存储器作为系统代码运行时的存储单元。这样的系统中内存颗粒接口的稳定性是整个系统运行的关键基础，设计人员需要务必保证内存接口的性能满足设计需求。但动态随机存储器的系统设计往往比较复杂，信号极为密集，板级走线困难，对设计者限制颇多，例如要求走线等长，阻抗控制，参考平面完整等等。也正是由于动态随机存储器系统重要，设计又比较困难，因而对动态随机存储器系统的设计验证变得越发有挑战性。设计者如何测试验证确保产品的动态随机存储器接口稳定性，确保板级系统的信号完整性设计，目前还是一个业界难题。

最为常规验证的验证方法就是通过一些系统实际应用来反复烤机验证系统稳定性，该方法往往需要耗费大量的平台以及实际资源来验证，测试时间往往多达几天到十几天，即使如此，仍然难以覆盖最坏情况，难以保证大批量的稳定性。

稍微先进一点的测试验证方案可能会通过选取部分平台来，再实际选取信号线做实际的波形测量来验证信号的波形是否满足标准设计需求。然而这又往往需要使用较高端示波器来测量。在有条件使用高端示波器来进行波形测量时，也会由于动态随机存储器连接使用的信号数量太多，印制电路板级探测信号困难，需要增加测试治具，放置大量测试探头，测量波形的随机性，测量数目的限制，往往也只能覆盖到一部分正在使用的信号线，测试时还需要人力资源反复调整标注，这样测试往往也会耗费大量的时间以及人力资源，测试时间往往都需要几十个小时以上，而且由于探测治具本身的影响，以及测试点位置不合理，容易测量出不准确的结果，即便测试如此麻烦，也依然无法做到全部信号覆盖，测试覆盖面不能达到百分百。

发明内容

针对上述问题，本发明提出了一种存储器的信号完整性测试方法，应用于一动态随机存储器；其中，包括：

步骤S1，采用固定的写的延时以及参考比较电压，以及循环调整的读的延时值和比较电压值的组合策略对所述动态随机存储器进行多次读写操作；

步骤S2，记录所述动态随机存储器响应每次所述读写操作的每个测试结果；

步骤S3，根据所有所述测试结果，分析得到会影响所述测试结果的所述延时值和所述比较电压值的分别的数值边界；

步骤S4，根据分别的所述数值边界，制作一二维数字眼图，所述二维数字眼图具有表示所述延时值的水平方向坐标以及表示所述比较电压值的垂直方向坐标。

上述的信号完整性测试方法，其中，循环调整的所述组合策略为：

每次所述测试操作设定的写的所述比较电压值从一第一初始值开始以一第一预设步进值逐次递增，直至找到使得所述测试结果不同的所述比较电压值的上边界；以及

每次所述测试操作设定的写的所述延时值从一第二初始值开始以一第二预设步进值逐次递增，直至找到使得所述测试结果不同的所述延时值的上边界。

上述的信号完整性测试方法，其中，所述第一预设步进值为所述动态随机存储器的接口电压的0.65％～0.7％，所述第二预设步进值为6～8皮秒。