[发明专利]防瞬态闩锁的ESD保护电路

说明书

本发明提供一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：第一区的击穿电压比第二区的击穿电压更高，同时又比后续电路的损坏电压更低本发明通过调节可调电阻的阻值来调整整个电路的维持电压，大大增加了ESD保护电路设计的灵活性，实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能，使得该电路的电压适用范围更广。

技术领域

本发明属于电子科学与技术领域，主要用于静电泄放(Electro StaticDischarge，简称为ESD)防护技术，进一步说是一种防瞬态闩锁的ESD保护电路，通过调节可调电阻的阻值来改变维持电压，大大增加了ESD保护电路设计的灵活性。

背景技术

ESD即静电泄放，是一种古老的自然现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。

随着集成电路制造工艺的提高，其最小线宽已经下降到亚微米甚至纳米的级别，在带来芯片性能提高的同时，其抗ESD打击能力也大幅度降低，因此静电损害更严重。ESD的产生大多数能够对集成电路产生非致命性的损伤，从而降低集成电路的寿命，可靠性，进而引起系统功能的退化，这对实现大规模高可靠集成造成很大阻碍(也是阻碍摩尔定律继续发展的重要因素)。

晶闸管(SCR)结构是一种具有最强ESD能力的器件。SCR的使用能够大大降低ESD模块占集成电路的面积，降低成本，提高鲁棒性。但低触发电压晶闸管(LVTSCR)结构具有强snapback现象，如图1所示，该现象会引起强latch-up问题导致SCR不能被安全地采用。所谓snapback现象指的是：当ESD器件达到击穿电压Vt时，器件发生雪崩击穿，器件内产生大量非平衡载流子，这些非平衡载流子对器件产生了电导调制作用，使得原本是高阻(甚至绝缘)的ESD器件变成一个低阻通路。从IV图形上看，如图1所示，电压在达到Vt后，电流迅速增大的同时电压却在降低。但是电压不会一直降低到0V，而是到达某个最小电压Vh(即维持电压)后，ESD器件完成电导调制，进入开态，器件由阻断状态变为一个低阻通路来泄放电荷。

如果ESD器件维持电压Vh比理想工作区的最大电压Vd大，如图1所示，ESD器件的IV曲线和理想工作区无交集，即电源电压或信号高电平并不足以提供使得ESD器件发生latch-up的电压，则ESD器件不会发生latch-up现象。但是如果ESD器件维持电压Vh比理想工作区的最大电压Vd小，ESD器件的IV曲线和理想工作区有交集，就会引起强latch-up问题，使得ESD器件不能被安全地采用。所谓的latch-up问题指的是：ESD器件中寄生的PNP管和NPN管相互提供基极电流，进入闭环放大态，此时的ESD器件由于电导调制作用变成一个低电阻，并且不能自关断。如此便使得正常电路中的电源电压或信号高电平直接被ESD器件短接到地，这样理想工作区的最大电压由ESD器件决定，被ESD器件钳位在较低电压。因此，消除latch-up效应就是SCR器件被可靠应用前的一道必解难题。

研究结果表明，当LVTSCR的维持电压高于电源电压时，其各种瞬态引起的效应会随之消除。但由于电压的提高会提高功耗，使得SCR器件原有的强ESD鲁棒性产生一定退化。为了折中latch-up与ESD鲁棒性的矛盾，一种防瞬态闩锁的ESD保护电路被提出，该器件能够获得可调的维持电压以及ESD鲁棒性，并通过图1所示的ESD设计窗口实现功能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种防瞬态闩锁的ESD保护电路。

为实现上述发明目的，本发明技术方案如下：

一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：