[发明专利]一种低功耗隔离电路及其方法、芯片

说明书

本发明涉及芯片技术领域，特别是涉及一种低功耗隔离电路及其方法、芯片。其中，该低功耗隔离电路应用于芯片，芯片包括电源门控模块与下级逻辑模块，低功耗隔离电路包括：功耗管理单元；锁存单元，在电源门控模块处于待机模式时，功耗管理单元将锁存单元切换至锁存状态，使得锁存单元锁存下级逻辑模块进入待机模式之前的数据状态；隔离单元，在锁存单元锁存下级逻辑模块进入待机模式之前的数据状态后，功耗管理单元复位隔离单元，使得隔离单元向锁存单元输出逻辑值，逻辑值未改变锁存单元的锁存状态。因此，其能够在给下级逻辑模块输出确定状态后，还可以保留与下级逻辑模块相关的输入/输出(IO)口的状态。

技术领域

本发明涉及芯片技术领域，特别是涉及一种低功耗隔离电路及其方法、芯片。

背景技术

低功耗设计是IC设计发展趋势，目前最为常用的方法之一是电源门控技术(PowerGating)。电源门控技术是指通过关断芯片某个区域逻辑电路的供电电源来达到静态和动态总体功耗优化的目的，其中，该逻辑电路称为电源门控模块(Shut Down partition，以下简称为SDP)。

SDP的输出端口必须插入隔离单元(Isolation cell)，因为当其供电电源被关断(待机模式)时，输出端口为不确定态，为了保证待机模式时，下级逻辑模块(Always Onpartition，以下简称为AOP)的输入不会悬空为不确定态，插入隔离单元以提供确定的逻辑值到AOP。

发明人在实现本发明的过程中，发现传统技术至少存在以下问题：在大量芯片设计中，当芯片处于待机模式时，为了避免外部设备出现差错，其需要保留与下级逻辑模块相关的输入/输出(IO)口的状态，然而，传统技术并未能够完成此类逻辑。

发明内容

本发明实施例一个目的旨在提供一种低功耗隔离电路及其方法、芯片，其解决了传统技术在待机模式下，未能够锁存输入/输出口的状态的技术问题。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例提供一种低功耗隔离电路，应用于芯片，所述芯片包括电源门控模块与下级逻辑模块，所述低功耗隔离电路包括：功耗管理单元；锁存单元，用于在所述电源门控模块处于待机模式时，所述功耗管理单元将所述锁存单元切换至锁存状态，使得所述锁存单元锁存所述下级逻辑模块进入所述待机模式之前的数据状态；隔离单元，用于在所述锁存单元锁存所述下级逻辑模块进入所述待机模式之前的数据状态后，所述功耗管理单元复位所述隔离单元，使得所述隔离单元向所述锁存单元输出逻辑值，所述逻辑值未改变所述锁存单元的锁存状态。

可选地，所述逻辑值为0。

可选地，所述锁存单元在所述待机模式下一直处于锁存状态。

可选地，在复位所述隔离单元后并在所述待机模式下，所述隔离单元一直处于复位状态。

可选地，在所述电源门控模块处于唤醒模式时，所述锁存单元与所述隔离单元皆处于使能状态，所述锁存单元依然锁存所述下级逻辑模块进入所述待机模式之前的数据状态。

可选地，在所述电源门控模块处于唤醒模式后，所述功耗管理单元使所述隔离单元退出所述使能状态，使得初始复位数据加载入所述隔离单元。

可选地，在所述隔离单元退出所述使能状态后，恢复所述电源门控模块在进入所述待机模式之前的有效数据。

可选地，在恢复所述电源门控模块在进入所述待机模式之前的有效数据后，所述功耗管理单元使所述隔离单元退出所述使能状态，使得恢复所述电源门控模块与所述下级逻辑模块之间的数据通路，并将所述有效数据载入所述数据通路。

可选地，所述隔离单元为NOR型隔离单元。