[发明专利]半导体器件及其制造方法

说明书

半导体器件包括：沟道层，设置在衬底上方；源极/漏极区，设置在衬底上方；栅极介电层，设置在沟道层上并且包裹每个沟道层；以及栅电极，设置在栅极介电层上并且包裹每个沟道层。每个沟道层包括由核心区和一个或多个壳区制成的半导体线。核心区具有近似方形截面，并且一个或多个壳区的第一壳在核心区周围形成近似菱形截面的第一壳区，并且连接至与相邻的半导体线对应的邻近的第一壳区。本发明的实施例还涉及半导体器件的制造方法。

技术领域

本发明的实施例涉及半导体集成电路，更具体地，涉及具有全环栅结构的半导体器件及其制造工艺，其中全环栅结构包括成形设计的核心/壳沟道。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入到纳米技术工艺节点，来自制造和设计问题的挑战已经引起诸如多栅极场效应晶体管(FET)(包括鳍式FET(FinFET)和全环栅(GAA)FET)的三维设计的发展。在FinFET中，栅电极邻近沟道区的三侧表面，其中栅极介电层介于栅电极和沟道区之间。由于栅极结构在三个表面上围绕(包裹)鳍，晶体管基本具有通过鳍或沟道区控制电流的三个栅极。然而，沟道的第四侧(例如，底部)远离栅电极并且因此不在接近的栅极的控制下。相反，在GAA FET中，沟道的所有侧表面由栅电极围绕，由于更陡峭的亚阈值电流摆动(SS)和更小的漏致势垒降低(DIBL)，这允许沟道区中的更完全的耗尽，并且导致更少的短沟道效应。

随着晶体管尺寸继续按比例缩小至亚10-15nm技术节点，需要GAAFET的进一步改进。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，包括：在第一方向上在衬底上方形成交替堆叠的第一半导体层和第二半导体层的多层结构；将所述多层结构图案化成鳍结构；在所述鳍结构上方形成牺牲栅极结构，所述牺牲栅极结构覆盖所述鳍结构的第一部分并且暴露所述鳍结构的第二部分，所述鳍结构的第一部分包括沟道区，并且所述鳍结构的第二部分包括源极/漏极区；在所述源极/漏极区中的所述鳍结构上形成外延源极/漏极结构；去除所述牺牲栅极结构以暴露所述沟道区；去除所述沟道区中的所述第二半导体层，从而暴露所述沟道区中的所述第一半导体层以在所述沟道区中形成间隔开的核心层；在所述沟道中的所述核心层周围至少部分地形成一个或多个半导体壳层以形成多层半导体线，所述多层半导体线的每个均包括由所述一个或多个半导体壳层至少部分地包裹的核心层；以及在所述沟道区中的所述多层半导体线周围形成栅极介电层和栅电极层。

本发明的另一实例提供一种制造半导体器件的方法，包括：在第一方向上在衬底上方形成多层结构，所述多层结构包括彼此交替堆叠的第一半导体层和第二半导体层；将所述多层结构图案化成多个鳍结构；在所述多个鳍结构上方形成牺牲栅极结构，所述牺牲栅极结构覆盖所述多个鳍结构的第一部分，同时暴露所述多个鳍结构的第二部分，所述多个鳍结构的第二部分包括所述多个鳍结构的源极/漏极区，并且所述多个鳍结构的第一部分是所述多个鳍结构的沟道区；去除所述牺牲栅极结构以暴露所述多个鳍结构的所述沟道区；去除所述多个鳍结构的所述沟道区中的所述第二半导体层，从而暴露所述多个鳍结构的所述沟道区中的第一半导体层以在所述多个鳍结构的所述沟道区中形成间隔开的核心层；使所述沟道区中的所述间隔开的核心层圆化；在所述沟道中的圆化的核心层周围至少部分地形成一个或多个半导体壳层以形成多层半导体线，所述多层半导体线的每个均包括由所述一个或多个半导体壳层至少部分地包裹的核心层；以及在所述多个鳍结构的所述沟道区中的所述多层半导体线周围形成栅极介电层和栅电极层，其中，所述一个或多个半导体壳层的第一壳层连接至与相邻的多层半导体线对应的邻近的第一壳层。

本发明的又一实施例提供了一种半导体器件，包括：沟道层，设置在衬底上方；源极/漏极区，设置在所述衬底上方；栅极介电层，设置在所述沟道层上并且包裹每个所述沟道层；以及栅电极，设置在所述栅极介电层上并且包裹每个所述沟道层，其中：每个所述沟道层包括由核心区和一个或多个壳区制成的半导体线，所述核心区具有方形截面，并且所述一个或多个壳区的第一壳在所述核心区周围形成菱形截面的第一壳区，并且连接至与相邻的半导体线对应的邻近的第一壳区。