[发明专利]一种FPGA中使用双端口RAM实现多端口存储单元的电路

权利要求书

1.一种FPGA中使用双端口RAM实现多端口存储单元的电路，其特征为：所述电路包含FPGA中的双端口存储资源Block RAM和多端口转双端口的逻辑；其中所述逻辑内部采用三倍频外部时钟，实现一个外部时钟周期内可接受多个读写端口访问存储单元的要求。

2.根据权利要求1所述的电路，其特征为：所述电路实现四读两写的存储单元；其中双端口片上RAM为True Dual-Port模式，使用外部时钟clk；多端口转双端口逻辑使用外部时钟clk的三倍频时钟clk3x，当外部逻辑在时钟clk的一时钟周期内同时发出两个写请求和四个读请求时，在多端口转双端口逻辑中转换成：

1)第一个clk3x时钟周期为：外部的写a、b端口转换为写内部双口RAM两个端口的写请求，产生写使能、写地址和写数据；

2)第二个clk3x时钟周期为：外部的读a、b端口转换为读内部双口RAM两个端口的读请求，产生读使能和读地址；

3)第三个clk3x时钟周期为：外部的读c、d端口转换为读内部双口RAM两个端口的读请求，产生读使能和读地址，并在双口RAM读数据通道中采样外部a、b端口发出的读请求数据；

4)第四个clk3x时钟周期为：外部逻辑a、b读端口得到上一时钟周期采样的读数据，并在双口RAM读数据通道中采样外部c、d端口发出的读请求数据；

5)第五个clk3x时钟周期为：外部逻辑c、d读端口得到上一时钟周期采样的读数据；

在综合时，需对外部时钟clk和三倍频时钟clk3x进行多周期路径的时序例外约束。