[发明专利]一种具有仲裁功能的多通路访问存储控制器的电路

说明书

本发明属于集成电路技术领域，涉及一种具有仲裁功能的多通路访问存储控制器的电路，包括：请求监测和缓存电路(1)、请求仲裁电路(2)、地址译码电路(3)、数据地址缓存电路(4)、应答反馈电路(5)、时序转换电路(6)。本发明提供的一种具有仲裁功能的多通路访问存储控制器的电路，用于实现多个处理核心对存储控制器的访问，支持多优先级仲裁，支持连续、离散控制模式切换。

技术领域

本发明属于集成电路技术领域，涉及一种具有仲裁功能的多通路访问存储控制器的电路。

背景技术

图形处理器通常具有多个处理核心，这些核心都需要通过存储控制器访问存储芯片，但是存储控制器只能响应一个核心的访问要求。这就需要一种具有仲裁功能的电路对多个通路的访问请求进行合理的仲裁、排序，再安排存储控制器进行服务。仲裁电路应该保证各个核心的优先级，以及通过离散、连续模式的切换保证各个通路的数据带宽，支持各核心的高效工作。

发明内容

本发明的目的是：提供一种具有仲裁功能的多通路访问存储控制器的电路，用于实现多个处理核心对存储控制器的访问，支持多优先级仲裁，支持连续、离散控制模式切换。

本发明的技术解决方案是：

一种具有仲裁功能的多通路访问存储控制器的电路，包括：

请求监测和缓存电路1、请求仲裁电路2、地址译码电路3、数据地址缓存电路4、应答反馈电路5、时序转换电路6；

请求监测和缓存电路1，该电路每一周期监测所有通路，将请求通路的标志位置“1”，并存入缓存中。读取通路的控制模式(离散控制模式或连续控制模式)以及读写模式发送给应答反馈电路5；

请求仲裁电路2，该电路从请求监测和缓存电路1获取请求通路的标志位，从应答反馈电路5获取已服务通路的标志位，用已服务通路的标志位屏蔽掉请求通路的标志位，得到待服务通路的标志位；根据通路的优先级仲裁出当前需要服务的通路，打开地址译码电路3中的相应的地址译码通道和数据地址缓存电路4中的数据缓存通道；

地址译码电路3，该电路将当前被服务通路发送的地址进行译码，将译码完成信号发送给应答反馈电路5，将译码后的地址存入数据地址缓存电路4；

数据地址缓存电路4，该电路缓存地址译码电路3译码后的地址；写操作时缓存被服务通路发送的数据等待时序转换电路6提取，读操作时缓存时序转换电路6返回的数据，等待通路提取；

应答反馈电路5，该电路接收请求监测和缓存电路1发送的通路控制模式、请求仲裁电路2的地址译码完成信号和时序转换电路6的数据返回信号。对于写操作，地址译码完成时应答反馈电路5会向请求仲裁电路2发送已服务通路的标志位；对于读操作，在离散控制模式下，地址译码完成时应答反馈电路5会向请求仲裁电路2发送已服务通路的标志位，在连续控制模式下，数据返回完成时应答反馈电路5会向请求仲裁电路2发送已服务通路的标志位；

时序转换电路6，将数据地址缓存电路4中的地址和数据发送给存储控制器，并且将存储控制器返回的数据存入数据地址缓存电路4。

本发明的优点是：本发明提供的一种具有仲裁功能的多通路访问存储控制器的电路，用于实现多个处理核心对存储控制器的访问，支持多优先级仲裁，支持连续、离散控制模式切换。

附图说明

图1为本发明具有仲裁功能的多通路访问存储控制器的电路的模块及流程示意图；

图2为仲裁方法示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。