[发明专利]可主动回写的分级指令存储器结构容错方法和装置

权利要求书

1.可主动回写的分级指令存储器结构容错装置，其特征在于：包括分级指令存储器、指令纠检错模块、指令字寄存器和指令地址寄存器；

分级指令存储器输入端连接指令地址寄存器输出端，根据输入的指令地址寄存器存储的指令地址，选择输出指令字数据，并将输出指令字数据连接至指令纠检错块和指令地址寄存器；分级指令存储器输入端还连接指令纠检错模块输出端，根据接收指令纠检错模块输出的纠检错后的指令字数据，回写分级指令存储器后刷新分级指令存储器；

指令纠检错模块输入端连接分级指令存储器输出端，接收分级指令存储器输出的指令字数据，对指令字数据纠检错，输出纠检错后指令字数据和错误状态，并且指令纠检错模块输出端分别连接分级指令存储器、指令字寄存器和指令地址寄存器的输入端；

指令字寄存器接收指令纠检错模块输出的纠检错后指令字数据，将纠检错后指令字数据选择排列在指令寄存器中，组合出处理器支持的指令；

指令地址寄存器输入端分别接收分级指令存储器输出的指令字数据，指令纠检错模块输出的纠检错后指令字数据和错误状态，以及处理器指令的跳转信息；输出端输出指令地址寄存器暂存的当前指令地址；

所述指令字数据包括指令字和指令字的校验位。

2.根据权利要求1所述的可主动回写的分级指令存储器结构容错装置，其特征在于：所述指令地址寄存器，包括地址寄存器和指令地址更新逻辑模块；所述地址寄存器保存当前指令的地址；指令地址更新逻辑模块用于处理下一条指令的存储器地址；指令地址更新逻辑模块输出的地址连接至地址寄存器；地址寄存器锁存指令地址更新模块输出的逻辑电平；指令地址更新逻辑模块根据输入的指令字数据、纠检错后指令字数据和错误状态，以及处理器指令的跳转信息，产生新的指令地址；由地址寄存器锁存指令地址更新逻辑模块输出的指令地址；

所述指令地址寄存器，从高位到低位依次分成三部分：地址第一位段、地址第二位段和地址第三位段；其中，地址第一位段和第一指令存储器的各指令缓存块的基地址标识匹配，判断当前访问指令是否在第一指令存储器中；如果指令地址寄存器访问的指令不在第一指令存储器中，需要用第一位段访问第二指令存储器，将地址第一位段指向的指令字块写入第一指令存储器；地址第二位段用于在第一位段匹配的情况下，从匹配的指令缓存块中，选择地址第二位段指向的指令字和对应校验位；地址第三位段用于从指令字数据的所有指令字中，选择一个开始的指令字写入第一指令字寄存器中，其他指令字按顺序依次写入对应的指令字寄存器中。

3.根据权利要求2所述的可主动回写的分级指令存储器结构容错装置，其特征在于：所述分级指令存储器用于存储不同长度的处理器指令字，处理器指令字包括用指令标识位段S加以区分的长度为L₁的第一长度指令和长度为L₂的第二长度指令；第一长度指令的长度大于第二长度指令的长度；第一长度指令和第二长度指令在分级指令存储器中以混合方式对齐存储；

分级指令存储器包括交互的第一指令存储器和第二指令存储器；其中，第一指令存储器的输出端连接至分级指令存储器的指令字数据输出端；第一指令存储器的输入端连接至分级指令存储器的输入端，第一指令存储器的输入端还连接指令纠检错模块输出的纠检错后的指令字数据、错误状态和指令地址寄存器；

第一指令存储器根据指令地址寄存器的地址选择输出指令字数据，当指令字错误状态标识为发生数据可纠正错误时，将纠检错后的指令字数据写回第一指令存储器；第一指令存储器和第二指令存储器通过数据交换总线连接，第二指令存储器内存储的指令字数据输入到第一指令存储器，第一指令存储器内存储的指令字数据写回第二指令存储器；第一指令存储器和第二指令存储器之间按指令字块交换存储的指令字数据。