[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，半导体衬底上具有待处理材料层，待处理材料层的表面具有凸起；进行一次或多次循环的表面处理工艺直至去除凸起，表面处理工艺的步骤包括：采用旋涂工艺在待处理材料层的表面形成覆盖层；刻蚀覆盖层直至暴露出凸起的顶部区域；对覆盖层暴露出的凸起表面材料进行改性处理，在凸起表面形成改性层；形成改性层后，刻蚀去除改性层和覆盖层。所述方法有效提高待处理材料层的表面平坦性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以有效提高待处理材料层的表面平坦性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有待处理材料层，待处理材料层的表面具有凸起；进行一次或多次循环的表面处理工艺直至去除凸起，表面处理工艺的步骤包括：采用旋涂工艺在待处理材料层的表面形成覆盖层；刻蚀覆盖层直至暴露出凸起的顶部区域；对覆盖层暴露出的凸起表面材料进行改性处理，在凸起表面形成改性层；形成改性层后，刻蚀去除改性层和覆盖层。

可选的，所述覆盖层的材料包括氧化硅；所述待处理材料层的材料为多晶硅；所述改性处理包括氧化工艺；所述改性层的材料为氧化硅。

可选的，所述氧化工艺为干法氧化工艺，参数包括：采用的气体包括氧气。

可选的，所述氧化工艺为湿法氧化工艺，采用的溶液为H₂O₂溶液。

可选的，所述待处理材料层位于半导体衬底表面。

可选的，所述半导体衬底上具有鳍部；所述待处理材料层位于所述半导体衬底和鳍部上。

可选的，所述鳍部的数量为一个或多个。

可选的，所述半导体衬底包括密集区和稀疏区；半导体衬底密集区和稀疏区上均分别具有若干鳍部，且密集区相邻鳍部之间的距离小于稀疏区相邻鳍部之间的距离；密集区待处理材料层表面的凸起高度大于稀疏区待处理材料层表面的凸起高度。

可选的，还包括：在形成所述待处理材料层之前，形成覆盖鳍部部分侧壁的隔离结构；形成隔离结构后，在鳍部表面形成栅介质材料层；在栅介质材料层和隔离结构上形成所述待处理材料层；进行所述一次或多次循环的表面处理工艺之后，图形化所述待处理材料层和栅介质材料层，形成横跨鳍部的栅极结构。

可选的，刻蚀覆盖层直至暴露出凸起的顶部区域的工艺包括原子层刻蚀工艺。

可选的，当表面处理工艺的次数为多次时，表面处理工艺形成的改性层的厚度逐次减小。

可选的，当表面处理工艺的次数为多次时，各次表面处理工艺形成的改性层的厚度相同。

可选的，当表面处理工艺的次数为多次时，在每次表面处理工艺中形成的改性层厚度范围为0.5A～5A。