[发明专利]一种改善锗硅源漏极形貌的制备方法有效
| 申请号： | 201711191234.9 | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN107978528B | 公开（公告）日： | 2020-06-30 |
| 发明（设计）人： | 方精训;黄秋铭 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/08 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 严罗一 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 改善 锗硅源漏极 形貌 制备 方法 | ||
1.一种改善锗硅源漏极形貌的制备方法，其特征在于，包括以下步骤：
S1提供一半导体基体，在所述半导体基体的顶部刻蚀形成第一浅槽隔离结构和第二浅槽隔离结构，以及至少一个布置在位于第一浅槽隔离结构和第二浅槽隔离结构之间的半导体基体上方的栅极结构；
S2在所述栅极结构的顶面和侧面以及所述半导体基体表面形成一掩膜层；
S3在所述掩膜层相邻栅极结构之间刻蚀出沟槽并停止于掩膜层中；
S4在所述掩膜层上形成一氧化物层；
S5将所述氧化物层平坦化，并使所述掩膜层露出；
S6在所述掩膜层表面形成一光刻阻挡层，并对所述沟槽位置图案化，并形成U型凹槽；
S7去除光刻阻挡层；
S8刻蚀所述U型凹槽，并形成不接触到所述第一浅槽隔离结构和第二浅槽隔离结构侧面的Σ结构凹槽；
S9在所述Σ结构凹槽的内部外延生长锗硅源漏极；
所述第一浅槽隔离结构和第二浅槽隔离结构顶面均设置有栅极结构；
完成S6步骤后的所述第一浅槽隔离结构和第二浅槽隔离结构顶面的栅极结构的侧面的掩膜层具有一定厚度，所述掩膜层使刻蚀形成所述Σ结构凹槽时不刻蚀到所述第一浅槽隔离结构和第二浅槽隔离结构的侧面。
2.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述沟槽为U型沟槽。
3.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述Σ结构凹槽的侧面与所述第一浅槽隔离结构和第二浅槽隔离结构的侧面均不接触。
4.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述掩膜层材质为氮化硅材质。
5.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述氧化物层的材质为氧化硅。
6.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述第一浅槽隔离结构和第二浅槽隔离结构为倒梯形结构。
7.根据权利要求1所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述S8的刻蚀方法为湿法刻蚀。
8.根据权利要求7所述的改善锗硅源漏极形貌的制备方法，其特征在于，所述湿法刻蚀所用刻蚀溶液为四甲基氢氧化铵。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711191234.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其制造方法
- 下一篇：基于SiGe的PMOS器件及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
