[发明专利]类神经计算装置

说明书

本发明公开了一种类神经计算装置，包括多条列线、多条行线以及多个突触单元。这些突触单元分别位于列线与行线的交叉处。这些突触单元包括第一突触单元以及第二突触单元。第一突触单元包括第一阻值可调元件以及与第一阻值可调元件串接的第一晶体管。第一晶体管具有第一宽长比并用以接收第一导通电压。第二突触单元包括第二阻值可调元件以及与第二阻值可调元件串接的第二晶体管。第二晶体管具有第二宽长比并用以接收第二导通电压。第一宽长比与第二宽长比相异，及/或第一导通电压与该第二导通电压相异。

技术领域

本发明大致涉及一种类神经计算装置，且特别是涉及一种基于存储器阵列硬件架构所实现之类神经计算装置。

背景技术

近来，利用存储器阵列所实现的类神经计算装置被提出。相较于利用处理器来执行类神经演算，此种类神经计算装置具有低功耗的优点。

类神经计算装置通常包括多个突触单元(synapse)。各个突触单元对应于一权重值。当一输入向量施加至类神经计算装置，输入向量将与关联的一或多个突触单元所对应的权重值所构成的权重向量相乘，以得到一积项和(sum of product)结果。积项和运算广泛地使用于类神经装置当中。

传统上，突触单元包括串连的电阻式存储器(ReRAM)以及晶体管，以形成「1S1R」的电路结构，其中电阻式存储器是用来呈现不同的权重值，而晶体管则是作为开关元件。然而，电阻式存储器的电阻值往往会因为阻值分布、不稳定性、数据维持(retention)、阻值飘移等不利因素，使得电阻式存储器无法精准地控制在想要的电阻值，导致突触单元无法提供所需的权重值，进而影响了类神经计算装置的正确与稳定度。

发明内容

本发明大致涉及一种基于存储器阵列硬件架构所实现的类神经计算装置。根据本发明实施例，类神经计算装置中的突触单元包括阻值可调元件以及晶体管，其中突触单元所欲呈现的权重值是由晶体管的导通度大小来决定，而阻值可调元件仅是作为一开关元件。由于晶体管的导通度可透过被施加的导通电压的大小及/或晶体管的宽长比(W/L)而精准地调控，故可有效改善积项和运算的正确性与稳定度。此外，由于阻值可调元件的电阻值只需单纯地被设定至低阻值状态或高阻值状态以作为开关元件，故配合前述的导通度可调的晶体管，系有利于在积项和运算中实现多位元多电平的权重值。

根据本发明的一方面，提出一种类神经计算装置。类神经计算装置包括多条列线、多条行线以及多个突触单元。这些突触单元分别位于列线与行线的交叉处。这些突触单元包括第一突触单元以及第二突触单元。第一突触单元包括第一阻值可调元件以及与第一阻值可调元件串接的第一晶体管。第一晶体管具有第一宽长比并用以接收第一导通电压。第二突触单元包括第二阻值可调元件以及与第二阻值可调元件串接的第二晶体管。第二晶体管具有第二宽长比并用以接收第二导通电压。第一宽长比与第二宽长比相异，及/或第一导通电压与该第二导通电压相异。

根据本发明的另一方面，提出一种类神经计算装置，其适用于对输入向量执行积项和运算。类神经计算装置包括多条列线、多条行线以及多个突触单元。列线用以接收输入向量。行线用以输出输入向量与权重向量的积项和结果。这些突触单元位于列线与行线的交叉处，并用以形成该权重向量。这些突触单元包括第一突触单元以及第二突触单元。第一突触单元包括第一阻值可调元件以及与第一阻值可调元件串接的第一晶体管。第一阻值可调元件用以被设定成低阻值状态或高阻值状态。当第一阻值可调元件被设定在低阻值状态，第一晶体管的第一导电度系代表第一突触单元的第一权重值，第一权重值包含于权重向量。第二突触单元包括第二阻值可调元件以及与第二阻值可调元件串接的第二晶体管。第二阻值可调元件用以被设定成低阻值状态或高阻值状态。当第二阻值可调元件被设定在低阻值状态，第二晶体管的第二导电度系代表第二突触单元的第二权重值，第二权重值包含于权重向量。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

附图说明

图1示意性地绘示类神经计算装置的电路结构。