[发明专利]一种SADP页缓冲器切断方法及结构

说明书

技术领域

本发明涉及一种SADP页缓冲器切断方法及结构，涉及3D NAND存储器制造技术领域。

背景技术

双图案化是在半导体制造中开发用于光刻以增强部件密度的技术。在通常所实施的光刻中，对半导体晶圆的表面施加光刻胶，然后在光刻胶中限定图案。图案化的光刻胶中的图案在光刻掩模中进行限定并用作透明部分或者不透明部分。在双图案化中，对单层实施两次光刻工艺以克服光学紧邻效应，该效应可能导致两个部件彼此融合，进而导致短路。

自对准双图案化(self-aligned double patterning，“SADP”)是设计用于减少对单层进行显影所需要的光刻步骤的数量的半导体工艺。SADP采用形成硬掩模间隔件来创建在光刻掩模中未形成的其他图案。蚀刻出通过间隔件创建的图案并对其进行填充，从而在不使用额外的光刻掩模的情况下在半导体衬底中创建其他图案。

如图1所示，为3D NAND存储器制造过程中，整个页缓冲器(Page Buffer)区域结构示意图。图2为SADP技术中使用硬掩模间隔件的过程示意图，其中的斜线部分即为硬掩模间隔件。图3为硬掩模间隔件的使用方法示意图，此处硬掩模间隔件1用于切断M2层2，其中M2层用于连接字线(Bit Line，BL)，其中M2层用于切断后进行本地低压寻址。由于目前布线设计中硬掩模间隔件1的边缘没有虚构区，因此硬掩模间隔件1仅仅切断3条M2层。然而，由于关键尺寸间距(Space Critical Dimension)仅为19nm，因此工艺控制会非常困难。

如图4所示，为正常的理想情况下，硬掩模间隔件1切断三条M2层2的情况示意图。然而，实际生产过程中，由于关键尺寸间距非常小并且考虑工艺误差，M2层的切断过程中往往会出现过切断(如图5所示，实线部分为实际情况，4条M2层被切断)或者部分未切断(如图6所示，实线部分为实际情况，仅仅完全切断两条M2层，有一条M2层部分未切断)的情况。其中，过切断会使得某些M2层无法连通字线，而部分未切断的M2层则会使得高低压差变低从而影响器件性能。

因此，为了避免上述两种不理想情况的出现，提高硬掩模间隔件的工艺可控性，需要进一步改进切断方法设计。

发明内容

本发明的目的是改变M2双重曝光硬掩模间隔件的芯轴布局，首先切断两条M2线，然后结合新剪切方式，最终实现切断3条M2线。使用本发明的方法，工艺窗口可以从9.5nm提高到29nm，从而有利于进行工艺控制。

根据本发明的一个方面，提供了一种SADP页缓冲器切断方法，包含以下步骤：

步骤一，使用光学邻近校正模具覆盖页缓冲器的两根芯轴并进行曝光，从而切断上述两根芯轴；

步骤二，使用绝缘层包裹上述页缓冲器的所有芯轴，并使用双重曝光硬掩模及间隔件覆盖上述所有芯轴，沿所述双重曝光硬掩模及间隔件刻蚀所述芯轴，去除所述绝缘层；

步骤三，对步骤二的所有芯轴进行二次曝光，并在上述双重曝光硬掩模间隔件的空隙填充导电材料，以形成M2层。

优选的，所述M2层中有三条M2线是断开的。

优选的，所述双重曝光硬掩模间隔件包括：氧化硅、氮化硅、氮氧化硅、它们的组合或它们的多层。

优选的，所述空隙填充导电材料是通过物理汽相沉积(PVD)、原子层沉积(ALD)、化学汽相沉积(CVD)。

优选的，所述导电材料为金属或掺杂硅。

更优选的，所述方法进一步包括：对晶圆进行平坦化使得填充后的结构位于与图案化的结构基本相同的高度。

更优选的，所述金属是以下金属中的一种：钨、钴、铜、铝。

优选的，所述双重曝光硬掩模的纵条数量为所述芯轴数量的两倍，对应所述两条断开的芯轴的四条双重曝光硬掩模的纵条也是断开的，并且所述四条双重曝光硬掩模的纵条的断开处对应所述两条断开的芯轴的断开处，并且所述四条双重曝光硬掩模的纵条的断开处具有两个横条，所述间隔件横跨所述四条双重曝光硬掩模的中间两纵条的断开处，并在两头分别部分覆盖所述四条双重曝光硬掩模中间的两个纵条的空隙。

更优选的，所述间隔件的宽度小于等于所述中间两纵条及所述中间两纵条之间的空隙宽度之和，但是应大于所述中间两纵条之间的空隙宽度。

另外，本发明还提供了一种3D-NAND存储器，其包括根据上述的方法制作的SADP页缓冲器切断结构。