[发明专利]差分转换输出电路及其构成的PLL电路

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种差分转换输出电路。本发明还涉及一种具有所述差分转换输出电路的PLL(锁相环)电路。

背景技术

差分方式广泛地使用用于时钟和信号的传输，到了接收端需要把差分信号转成单端信号，然后做电压降低，让IO电压降低到CORE电压(内核电压)，然后逻辑电路才能读取和使用。

例如在锁相环设计中，为了降低VCO(压控振荡器)的jitter(抖动，其定义延迟从来源地址将要发送到目标地址，会发生不一样的延迟，这样的延迟变动是jitter)。一般都会选择差分式的VCO，所以在VCO输出端就需要将差分的形式转换为单端形式，另外由于模拟部分往往是选择的2.5V电压(高电压)，而后端的逻辑部分(比如分频器)往往选择的是低电压(比如1.2V、1.1V、0.9V)，所以还需要进一步把VCO输出的电压进行降压，同时为了保证最后的信号的占空比，需要对串联的反相器进行设计以达到满足占空比的要求。

传统的设计方案是先将差分输入转化为单端输出，再连接一个反相器进行降压的功能，后面相应的起到调整占空比的作用。如图1所示，包括：第一～第五PMOS，第一～第六NMOS，第一PMOS和第二PMOS源极连接高电压电源(模拟部分电压)，第三～第五PMOS源极连接电源电压(逻辑部分电压)，第一POMS漏极连接第一NMOS漏极、第一PMOS栅极和第二PMOS栅极，第二PMOS漏极连接第二NMOS漏极、第三PMOS栅极和第三那NMOS栅极，第三PMOS漏极连接第三NMOS漏极、第四PMOS栅极和第四NMOS栅极，第四PMOS漏极连接第四NMOS漏极、第五PMOS栅极和第五NMOS栅极，第五POMS漏极连接第五NMOS漏极作为该电路输出端，第一NMOS栅极作为第一差分信号输入端，第二NMOS栅极作为第二差分信号输入端，第一NMOS源极连接第二NMOS源极和第六NMOS漏极，第三NMOS～第六NMOS源极接地，第六NMOS栅极接控制电压。

发明内容

本发明要解决的技术问题是提供一种具有差分输入转单端输出和降压功能的差分转换输出电路。该差分转换输出电路的转换作用即包含了差分输入转换为单端输出，又包含了工作电压的相对高压(模拟部分)转换为相对低压(逻辑部分)。

为解决上述技术问题，本发明提供的差分转换输出电路，包括：第一～第九MOS；

第一～第四MOS第一端连接第一电源电压；

第一MOS第二端连接第五MOS第二端、第一MOS第三端和第二MOS第三端；

第二MOS第二端连接第六MOS第二端、第三MOS第三端和第四MOS第三端；

第三MOS第二端连接第七MOS第二端、第四MOS第三端和第八MOS第三端；

第四MOS第二端和第八MOS第二端连接在一起作为该差分转换输出电路输出端；

第五MOS第一端连接第六MOS第一端和第九MOS第二端；

第七MOS第一端、第八MOS第一端和第九MOS第一端接地；

第五MOS第三端作为第一信号输入端，第六MOS第三端作为第二信号输入端，第九MOS第三端作为第三信号输入端。

其中，第一～第四MOS为PMOS，第五～第九MOS为NMOS。各MOS第一端为源极，第二端为漏极，第三端为栅极。

进一步改进所述的差分转换输出电路，还包括：第十MOS和第十一MOS；

第一MOS、第二MOS和第十MOS第一端连接第二电源电压，第三MOS和第四MOS第一端连接第一电源电压；

第二MOS第二端连接第六MOS第二端、第十MOS第三端和第十一MOS第三端；

第十MOS第二端连接第十一MOS第二端、第三MOS第三端和第七MOS第三端；

第十一MOS第一端接地。

其中，第一～第四MOS和第十MOS为PMOS，第五～第九和第十一MOS为NMOS。

各MOS第一端为源极，第二端为漏极，第三端为栅极。

上述任意一种差分转换输出电路，第二电源电压是高压供电端。即相对高压供电端，模拟部分供电电压。

上述任意一种差分转换输出电路，第一信号输入端和第二信号输入端是差分信号输入端，第三信号输入端是控制电压输入端。

本发明提供一种具有上述任意一种差分转换输出电路的PLL电路，包括：第一分频器、第二分频器、鉴频鉴相器、电荷泵、滤波器、压控振荡器和差分转换输出电路；