[发明专利]基于间距倍增形成的集成电路图案及形成方法

权利要求书

1.一种基于间距倍增形成集成电路图案的方法，其特征在于，包括如下步骤：

1)提供一半导体基底，并于所述半导体基底上形成一图案掩膜结构层，所述图案掩膜结构层包括若干个掩膜单元，且所述掩膜单元之间具有第一间隙；

2)对所述掩膜单元显露于所述第一间隙的侧部进行离子掺杂，使所述掩膜单元的侧部形成为掺杂部，且所述掩膜单元另具有被所述掺杂部包覆的未进行离子掺杂的本征部，所述掺杂部与所述本征部具有不同的刻蚀速率；

3)沉积一本征图案辅助层于所述半导体基底上，且所述本征图案辅助层至少填充所述掩膜单元之间的所述第一间隙；以及

4)采用特定刻蚀选择比对步骤3)得到的结构进行刻蚀，以形成在所述半导体基底上的第二间隙，所述第二间隙的形成方法包括选自于去除所述掺杂部且保留所述本征部和所述本征图案辅助层为掩膜图案组合，以及去除所述本征部和所述本征图案辅助层且保留所述掺杂部为掩膜图案修正上述两者的其中一个，从而形成集成电路图案，所述第二间隙位于所述集成电路图案中且小于所述第一间隙。

2.根据权利要求1所述的基于间距倍增形成集成电路图案的方法，其特征在于，在步骤2)中同时对所述掩膜单元的顶部进行离子掺杂。

3.根据权利要求1所述的基于间距倍增形成集成电路图案的方法，其特征在于，步骤2)中，通过离子注入的方式于所述掩膜单元的侧面进行离子掺杂，具体包括：

对所述图案掩膜结构层以第一角度进行第一次离子注入，以在各所述掩膜单元的第一侧面形成第一注入区；以及

对所述图案掩膜结构层以第二角度进行第二次离子注入，以在各所述掩膜单元的第二侧面形成与所述第一注入区相对的第二注入区。

4.根据权利要求3所述的基于间距倍增形成集成电路图案的方法，其特征在于，所述第一角度和所述第二角度均依据相邻所述掩膜单元之间的所述第一间隙所构成的凹槽的深宽比设定，以控制注入离子达到需要进行注入的区域，从而形成所述第一注入区以及所述第二注入区。

5.根据权利要求3所述的基于间距倍增形成集成电路图案的方法，其特征在于，使所述半导体基底处于第一方向倾斜进行所述第一次离子注入，旋转所述半导体基底至第二方向倾斜进行所述第二次离子注入，且所述第一方向与所述第二方向的角度差为180°，所述第一角度与所述第二角度相等。

6.根据权利要求3所述的基于间距倍增形成集成电路图案的方法，其特征在于，步骤2)中，通过离子注入的方式于所述掩膜单元的顶部进行离子掺杂，更具体包括：

对所述图案掩膜结构层以第三角度进行第三次离子注入，以在各所述掩膜单元的顶部形成第三注入区，其中，所述第一注入区、所述第二注入区以及所述第三注入区构成所述掺杂部，所述掩膜单元中未经离子注入的区域构成所述本征部。

7.根据权利要求1所述的基于间距倍增形成集成电路图案的方法，其特征在于，步骤2)中，通过扩散的方式进行离子掺杂，具体包括：

2-1)于所述图案掩膜结构层表面形成一层光刻胶层，或基于前续工艺保留的光刻胶层，以垂直式离子注入的方式对所述半导体基底表面所对应的区域进行离子注入，以于各所述掩膜单元显露于所述间隙的侧部形成边缘掺杂区；

2-2)对步骤2-1)所得到的结构进行退火处理，使所述边缘掺杂区进行扩散，以形成所述掺杂部，且各所述掩膜单元中未经扩散的区域构成所述本征部，并去除剩余的所述光刻胶层。

8.根据权利要求1所述的基于间距倍增形成集成电路图案的方法，其特征在于，步骤2)中，通过扩散的方式进行离子掺杂，具体包括：将步骤1)得到的结构置于一反应腔室中，向所述反应腔室中通入掺杂气体并进行退火处理，以在所述掩膜单元的侧部形成所述掺杂部，各所述掩膜单元中未经扩散的区域构成所述本征部。

9.根据权利要求1所述的基于间距倍增形成集成电路图案的方法，其特征在于，步骤3)中，形成所述本征图案辅助层的步骤包括：

3-1)于步骤2)得到的结构的表面沉积一层牺牲材料层，所述牺牲材料层位于各所述掩膜单元的顶部及侧壁并包覆各所述掩膜单元；

3-2)通过化学机械研磨或刻蚀工艺至少去除各所述掩膜单元顶部表面上的所述牺牲材料层，以得到填充于各所述掩膜单元之间间隙内的所述本征图案辅助层。