[发明专利]复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法

说明书

本发明旨在提供一种复合金属箔，使用该复合金属箔能够通过简便的方法制造层叠有极薄并致密、且不容易发生针孔的极薄铜层的覆铜层叠板，当将该极薄铜层作为种子层通过加成法形成电路时，因为能够在短时间内将种子层蚀刻去除，所以能够抑制电路被蚀刻，并且当使用该覆铜层叠板制造多层基板时，能够抑制多层基板整体增厚而形成高密度的多层基板。本发明的复合金属箔依序层叠有金属箔载体、金属箔载体的至少一个面上的第一Ni或Ni合金层、第一Ni或Ni合金层的至少一个面上的剥离层、第二Ni层及极薄铜层，极薄铜层的铜颗粒的一次颗粒直径为10～200nm，其附着量为300～6000mg/m²，第二Ni层的厚度为0.3～5μm。

技术领域

本发明涉及一种复合金属箔、使用该复合金属箔的覆铜层叠板及该覆铜层叠板的制造方法。

具体而言，本发明涉及如下一种复合金属箔、使用该复合金属箔的覆铜层叠板及该覆铜层叠板的制造方法，其中，使用该复合金属箔能够通过简便的方法制造层叠有极薄铜层的覆铜层叠板，并且，该极薄铜层因为极薄且致密而不容易产生针孔，所以通过将该极薄铜层用作加成法的种子层，能够在短时间内将种子层蚀刻去除，从而能够抑制电路自身的蚀刻而形成微细图案的电路，并且通过使用由该复合金属箔制造的覆铜层叠板制造多层基板，即使为了层间连接而对导通孔和非导通孔进行化学镀和/或电镀，由于铜层自身极薄，也能够抑制多层基板整体变厚，因此能够制造高密度的多层基板。

背景技术

在需要小型化或提高处理速度的电子设备中安装有封装基板，该封装基板利用形成有微细的图案(以下称为“微细图案”)的电路的印制电路板或多层结构的印制电路板高密度地封装有半导体元件。

此外，对于被封装的元件，为了重新布线而使用积层基板，对于该积层基板，随着元件的小型化也要求布置微细图案的电路。

以往，被称为微细图案的电路的线宽及线距(即，间隔)(以下称为“L/S”)为L/S＝30μm/30μm，近年来，还有L/S＝15μm/15μm、L/S＝10μm/10μm等超微细图案的电路的要求。

一般而言，作为形成微细图案的电路的覆铜层叠板，使用对绝缘性树脂基材(以下称为“基材”)贴合极薄铜箔而成的覆铜层叠板，但是在使用其厚度小于9μm的铜箔的情况下，对覆铜层叠板贴合时容易产生皱纹或裂缝的问题。

因此，现在正在开发如下方法，即，对在支撑体(以下称为“载体”)上层叠极薄铜箔而成的复合金属箔的极薄铜箔表面进行粗糙化处理，接着将其贴合在基材上，然后将载体剥离，以此来制造层叠有极薄铜箔的覆铜层叠板。

作为层叠有极薄铜箔层的覆铜层叠板的方法，除了使用带载体的极薄铜箔的方法以外，还开发如下方法，即，贴合厚度为12μm以下的铜箔，通过半蚀刻技术等将铜箔减薄而形成极薄铜箔层。

作为使用具备极薄铜箔层的覆铜层叠板形成微细图案的电路的方法，已知有减成法和加成法。

然而，在减成法中，导体(极薄铜箔层)的厚度太薄，不能直接用作电路。

并且，还有如下问题：即当为了加厚而进行镀敷处理时，间隔部分因从导线部分成长的镀铜而变窄，结果难以形成微细图案的电路。

在加成法中，虽然通过电镀能够控制导体的厚度，但是还有如下问题：即因为种子层由极薄铜箔和极薄铜箔表面的粗糙化处理层构成的层构成，所以不能通过蚀刻在短时间内去除种子层，蚀刻时电路也被蚀刻，因此难以形成微细图案的电路。

若通过半蚀刻技术等将极薄铜箔层进一步减薄，则因为蚀刻时间变短，所以也可以抑制电路被蚀刻，但是必须要非常精密地进行极薄铜箔层的蚀刻量的控制，并且还对于极薄铜箔的箔厚度分布要求非常高的精度，因此非常困难。

并且，若将极薄铜箔自身减薄，则因为蚀刻时间变短，所以可以抑制电路被蚀刻，但是容易产生针孔，在针孔部分中电路残缺。在微细图案的电路中，即使电路稍微残缺一点，断路的风险也会上升，因此会发生问题。