[发明专利]数据交换方法及系统

说明书

本发明实施例提供一种数据交换方法及系统。所述方法应用于数据交换系统，该数据交换系统包括CPU、FPGA以及内存，所述内存包括队列缓存区以及数据缓存区，所述队列缓存区存储有描述符队列；在CPU与FPGA之间的数据交换过程中，CPU和FPGA的其中一个作为发送方，另一个作为接收方，所述方法包括：在所述数据交换过程中，所述发送方查询所述描述符队列的描述符，当描述符的值表示发送方当前可写数据时，写入数据至数据缓存区的指定地址空间内，并将描述符的值更新为表示可读；所述接收方查询所述描述符队列的描述符，当描述符的值表示接收方当前可读数据时，从所述数据缓存区的指定地址空间内读取相应的数据，并将描述符的值更新为表示可写。

技术领域

本发明涉及通信技术领域，具体而言，涉及一种数据交换方法及系统。

背景技术

在网络数据处理系统中，CPU和FPGA均是不可或缺的重要组成部分，他们参与各种类型的数据处理的功能的实现。为了达到较佳的数据处理效率，CPU和FPGA需要分工合作，做自己最擅长的那部分数据处理工作。所以CPU和FPGA之间的数据高速交换变得越来越重要，成为直接影响网络数据处理系统效率和性能的关键技术之一。因此，一种有效地在CPU和FPGA之间进行数据交换的方法是迫切需求的。

发明内容

有鉴于此，本发明实施例的目的在于提供一种数据交换方法及系统。

本发明实施例提供的一种数据交换方法，应用于数据交换系统，该数据交换系统包括CPU、FPGA以及内存，所述内存包括队列缓存区以及数据缓存区，所述队列缓存区存储有描述符队列，所述描述符队列中包括描述符；在CPU与FPGA之间的数据交换过程中，CPU和FPGA的其中一个作为发送方，另一个作为接收方，所述方法包括：

在所述数据交换过程中，所述发送方查询所述描述符队列的描述符，当描述符的值表示发送方当前可写数据时，写入数据至数据缓存区的指定地址空间内，并将描述符的值更新为表示可读；

所述接收方查询所述描述符队列的描述符，当描述符的值表示接收方当前可读数据时，从所述数据缓存区的指定地址空间内读取相应的数据，并将描述符的值更新为表示可写。

优选地，所述FPGA通过直接存储器存取通道查询所述第一描述符队列中的描述符；

所述CPU通过主存控制器查询所述第二描述符队列中的描述符。

优选地，所述描述符队列包括第一描述符队列和第二描述符队列，其中，当所述FPGA作为发送方时，所述发送方查询的描述符队列为所述第一描述符队列，当所述CPU作为发送方时，所述发送方查询的描述符队列为所述第二描述符队列。

优选地，所述描述符队列中的每个描述符对应一个地址空间，所述发送方向所述数据缓存区写入数据时，将数据写入所述描述符对应的地址空间；所述接收方从所述缓存区读取数据时，从所述描述符对应的地址空间中读取数据。

优选地，所述第一描述符队列中的描述符的地址空间连续；

所述第二描述符队列中的描述符的地址空间连续。

优选地，所述第一描述符队列的数量与所述CPU的内核数量相同；所述第二描述符队列的数量与所述CPU的内核数量相同。

本发明实施例还提供一种数据交换系统，所述数据交换系统包括：CPU、FPGA及内存；

所述内存包括队列缓存区以及数据缓存区，所述队列缓存区存储有描述符队列，所述描述符队列中包括描述符；在CPU与FPGA之间的数据交换过程中，CPU和FPGA的其中一个作为发送方，另一个作为接收方；

在所述数据交换过程中，所述发送方查询所述描述符队列的描述符，当描述符的值表示发送方当前可写数据时，写入数据至数据缓存区的指定地址空间内，并将描述符的值更新为表示可读；