[发明专利]基于应变调控的增强型GaN基FinFET结构

权利要求书

1.一种基于应变调控的增强型GaN基FinFET结构，包括：

薄势垒异质结，自下而上包括：GaN缓冲层和薄势垒层，在该薄势垒异质结的界面处存在受晶格应变调控的二维电子气，所述薄势垒层的厚度介于3nm～6nm之间；

硅氧氮电荷诱导层，形成于薄势垒层上方，用于诱导薄势垒异质结界面处的二维电子气恢复，该电荷诱导层包含若干间隔开的被刻蚀至薄势垒层的空心区域，分别为源极开口区、漏极开口区以及栅极开口区；以及

Fin纳米带阵列结构，在栅极开口区由薄势垒层刻蚀至GaN缓冲层内部形成，用于实现应变调控；

其中，基于所述薄势垒异质结的晶格应变梯度大于厚势垒异质结，薄势垒异质结被刻蚀后能更有效地降低鳍内薄势垒异质结沟道内的二维电子气浓度，使得该增强型GaN基FinFET结构的Fin宽制备工艺窗口得以拓宽。

2.根据权利要求1所述的增强型GaN基FinFET结构，还包括：

源极，形成于源极开口区，下方与薄势垒层接触；

漏极，形成于漏极开口区，下方与薄势垒层接触；以及

栅极，覆盖于Fin纳米带阵列结构的表面。

3.根据权利要求1所述的增强型GaN基FinFET结构，其中，所述薄势垒层的材料包括如下材料的一种：AlGaN、AlInN三元合金或AlInGaN四元合金。

4.根据权利要求3所述的增强型GaN基FinFET结构，其中，所述AlGaN、AlInN三元合金或AlInGaN四元合金中Al的组分x(Al)满足：x(Al)≤25％。

5.根据权利要求1所述的增强型GaN基FinFET结构，其中，所述薄势垒异质结外延于一衬底之上，该衬底为如下材料中的一种：硅、碳化硅、蓝宝石。

6.根据权利要求1所述的增强型GaN基FinFET结构，其中，所述电荷诱导层的应力介于1GPa～5GPa之间，厚度小于10nm。

7.根据权利要求2所述的增强型GaN基FinFET结构，其中：

所述源极、漏极的材料为如下材料中的一种或其组合：Ti，Al，Ni，Au；和/或

所述栅极的材料为如下材料中的一种或其组合：Ni，Au。

8.根据权利要求1至7任一项所述的增强型GaN基FinFET结构，其中，所述Fin纳米带阵列结构中的Fin宽度W_Fin满足：W_Fin＞100nm。