[发明专利]一种通用化小型星载数字应答机终端平台

权利要求书

1.一种通用化小型星载数字应答机终端平台，其特征在于，包括射频前端单元和中频与基带信号处理单元，所述射频前端单元包括收发分配网络模块、接收通道模块、发射通道模块和本振频率源模块，所述中频与基带信号处理单元包括高速模数转换模块、低速模数转换模块、数模转换模块、信号处理模块、配置及刷新模块、时钟生成模块和通信接口模块；其中：

收发分配网络模块，用于接收发射通道模块提供的下行射频信号并输出给天线，并用于接收天线提供的上行射频信号并输出给接收通道模块，从而实现上、下行信号的全双工工作；

接收通道模块，采用二级变频方式，用于接收收发分配网络模块输出的上行射频信号，对所述上行射频信号依次进行射频放大、一次混频、第一滤波、中频放大、二次混频、第二滤波和自动增益控制，并输出上行模拟中频信号；

发射通道模块，采用一级变频方式，用于接收数模转换模块输出的下行模拟中频信号，对所述下行模拟中频信号依次进行滤波、混频和放大，并输出下行射频信号；

本振频率源模块，用于接收数模转换模块输出的参考时钟信号，并锁相输出上下变频所需的本振信号；

高速模数转换模块，用于实现接收通道模块输出的上行模拟中频信号的采样数字化；

低速模数转换模块，用于实现模拟遥测量的采样数字化；

数模转换模块，用于接收信号处理模块输出的下行数字中频信号和数字时钟信号，并对下行数字中频信号和数字时钟信号分别进行数模变换；

信号处理模块，包括第一FPGA芯片，用于实现TT&C遥测、跟踪和指挥相关信号的处理算法以及对外的通信协议；

配置及刷新模块，包括第二FPGA芯片，用于实现信号处理模块中第一FPGA芯片的程序配置、加载以及抗辐照刷新管理；

时钟生成模块，用于为信号处理模块和配置及刷新模块提供工作时钟；

通信接口模块，用于为应答机提供对外通信接口。

2.根据权利要求1所述的通用化小型星载数字应答机终端平台，其特征在于，所述第一FPGA芯片为Vertex Ⅳ系列的SRAM 静态随机存储器型FPGA芯片；所述第二FPGA芯片为反熔丝型FPGA芯片；所述反熔丝型FPGA芯片对所述SRAM静态随机存储器型FPGA芯片进行程序定时刷新。

3.根据权利要求1所述的通用化小型星载数字应答机终端平台，其特征在于，所述本振频率源模块包括两个用于输出不同频率的锁相源，所述接收通道模块的一次混频本振和发射通道模块的本振共用一个锁相源，所述接收通道模块的二次混频本振使用另一个锁相源。