[发明专利]总线转换中的数据缓存机制的设置方法及总线转换系统

权利要求书

1.一种总线转换中的数据缓存机制的设置方法，其特征在于，其包括以下步骤：

步骤一、计算高速总线和低速总线的速度之比，速度之比的计算公式为N＝ceiling(V_g/V_d)，其中N为速度之比，ceiling表示向上取整，V_g为高速总线的速度，V_d为低速总线的速度；

步骤二、确定乒乓操作的输入数，根据确定的所述输入数计算得到双口RAM的配置级数以及每一级包含的双口RAM的个数，所述配置级数为其中k为所述输入数、N为速度之比，第一级的双口RAM的个数为其余各级包含的双口RAM的个数在第一级的双口RAM的个数的基础上依次除以k，其中各级双口RAM自第一级起逐级依次自高速总线侧向低速总线侧配置；

步骤三、配置每一级的双口RAM采用环形机制，并设置每一级的双口RAM的头指针和尾指针；

步骤四、设置第一级的双口RAM的时钟与高速总线的时钟一致，其余各级的双口RAM的时钟与低速总线的时钟一致。

2.如权利要求1所述的设置方法，其特征在于，乒乓操作的输入数设置为2。

3.如权利要求1所述的设置方法，其特征在于，所有双口RAM的存储容量相同。

4.一种用于总线转换的数据缓存系统，所述数据缓存系统处于高速总线和低速总线之间，其特征在于，所述数据缓存系统包括多个双口RAM，所述双口RAM采用如权利要求1-3中任意一项所述的设置方法设置。

5.一种总线转换系统，其包括高速总线和低速总线，其特征在于，所述总线转换系统还包括多级双口RAM，双口RAM的级数为其中k为多级双口RAM的乒乓操作的输入数、N为速度之比且N＝ceiling(V_g/V_d)，其中ceiling表示向上取整，V_g为高速总线的速度，V_d为低速总线的速度，第一级的双口RAM的个数为其余各级包含的双口RAM的个数在第一级的双口RAM的个数的基础上依次除以k；

各级双口RAM自第一级起逐级依次自高速总线侧向低速总线侧配置，每一级的双口RAM均采用环形机制，第一级的双口RAM的时钟与高速总线的时钟一致，其余各级的双口RAM的时钟与低速总线的时钟一致。

6.如权利要求5所述的总线转换系统，其特征在于，乒乓操作的输入数设置为2。

7.如权利要求5所述的总线转换系统，其特征在于，所有双口RAM的存储容量相同。