[发明专利]半导体封装件有效
| 申请号: | 201711163518.7 | 申请日: | 2017-11-21 |
| 公开(公告)号: | CN108091615B | 公开(公告)日: | 2023-05-30 |
| 发明(设计)人: | 郑灿憙;金贤基;朴埈祐;张炳旭;金宣澈;朴寿珉;金坪完;姜仁九;金希烈 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L25/18 |
| 代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 陈晓博;刘灿强 |
| 地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 封装 | ||
1.一种半导体封装件,所述半导体封装件包括:
第一基底;
半导体芯片,设置在第一基底上;
模制层,覆盖半导体芯片的侧面并且包括通孔;
第二基底,设置在半导体芯片上并且在模制层之上延伸;
连接端子,设置在通孔中以置于第一基底与第二基底之间;以及
底部填充树脂层,占据半导体芯片与第二基底之间的区域并且从所述区域连续延伸到通孔中,
其中,当在平面图中观察时,模制层具有角部,
其中,模制层具有面朝上的顶表面并且包括从模制层的所述顶表面突出的模制支撑图案,并且
其中,模制支撑图案分别设置在模制层的角部处。
2.根据权利要求1所述的半导体封装件,其中,模制层具有在模制层中位于半导体芯片与连接端子之间的第一沟槽,第一沟槽的底表面位于半导体芯片的顶表面下方的水平处,从而模制层在第一沟槽处相对于半导体芯片的所述顶表面凹陷,并且
其中,第一沟槽通向通孔中。
3.根据权利要求2所述的半导体封装件,其中,底部填充树脂层填充第一沟槽。
4.根据权利要求2所述的半导体封装件,其中,模制层的顶表面在第一沟槽与半导体芯片之间延伸,并且设置在第一沟槽的所述底表面的水平上方的水平处,并且
其中,模制层的在第一沟槽与半导体芯片之间延伸的顶表面设置在与半导体芯片的所述顶表面基本相同的水平处。
5.根据权利要求2所述的半导体封装件,其中,第一沟槽的所述底表面设置在通孔的底表面的水平上方的水平处。
6.根据权利要求2所述的半导体封装件,其中,所述连接端子包括多个连接端子,
其中,模制层具有多个通孔,并且所述多个连接端子分别设置在所述多个通孔中,
其中,当在俯视图中观察时,所述多个连接端子和所述多个通孔围绕半导体芯片,并且
其中,第一沟槽在半导体芯片与所述多个连接端子之间延伸并且通向所述多个通孔中的每个通孔。
7.根据权利要求1所述的半导体封装件,其中,模制层具有设置在半导体芯片与连接端子之间的第一区域、设置在第一区域的一侧的第二区域和设置在第一区域与第二区域之间的第三区域,
其中,通孔延伸穿过模制层的第三区域,使得连接端子设置在第三区域中,
其中,模制层具有设置在第一区域中的第一沟槽和设置在第二区域中的第二沟槽,
第一沟槽的底表面位于半导体芯片的顶表面下方的水平处,从而模制层在第一沟槽处相对于半导体芯片的所述顶表面凹陷,并且
第二沟槽的底表面位于半导体芯片的所述顶表面下方的水平处,从而模制层在第二沟槽处相对于半导体芯片的所述顶表面凹陷。
8.根据权利要求7所述的半导体封装件,其中,模制层的第二区域的外侧壁具有比从第一基底的顶表面到半导体芯片的所述顶表面的距离小的高度。
9.根据权利要求1所述的半导体封装件,其中,第二基底具有面朝下的底表面并且包括从所述底表面突出的突起,
其中,所述突起延伸穿过底部填充树脂层到半导体芯片的顶表面以便接触半导体芯片的所述顶表面。
10.根据权利要求1所述的半导体封装件,还包括:从第二基底的底表面穿过底部填充树脂层延伸并且与半导体芯片和模制层中的至少一个的顶表面接触的间隔件。
11.根据权利要求1所述的半导体封装件,其中,第二基底具有限定延伸穿过第二基底的开口的贯穿部分,并且
其中,底部填充树脂层填充所述开口。
12.根据权利要求1所述的半导体封装件,其中,连接端子的圆周表面在通孔内与模制层间隔开,并且
其中,底部填充树脂层在通孔内与连接端子的圆周表面接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711163518.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件封装结构及其封装方法
- 下一篇:一种芯片的封装方法以及封装结构





