[发明专利]一种基于国产化FPGA器件实现1553B总线模块有效

专利信息
申请号: 201711162979.2 申请日: 2017-11-21
公开(公告)号: CN107943732B 公开(公告)日: 2020-05-12
发明(设计)人: 张霖;韩凯;严帅;王昕;祝京;王林;罗兴科;静广宇;魏来;周天熠;张大铭;李萌;辛海华;汪文博;吴茜;赵雪梅;耿培涛;李皓伟;万端华;马蔚鹏 申请(专利权)人: 北京宇航系统工程研究所;中国运载火箭技术研究院
主分类号: G06F13/40 分类号: G06F13/40;G06F13/42
代理公司: 中国航天科技专利中心 11009 代理人: 张晓飞
地址: 100076 北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 国产化 fpga 器件 实现 1553 总线 模块
【权利要求书】:

1.一种基于国产化FPGA器件实现1553B总线模块,其特征在于:包括数据通信接口芯片、FPGA芯片、1553B总线协议芯片B61580;FPGA芯片负责处理1553B总线协议芯片B61580输出的总线数据,然后通过数据通信接口芯片发送给外部其他产品进行数据处理;

所述FPGA芯片内部逻辑采用自顶向下设计,逻辑功能模块包括顶层模块、ACE读写接口模块、初始化模块、协议处理模块、用户功能模块和接口管理模块;

所述ACE读写接口模块为整个逻辑的基础,ACE读写接口模块模拟FPGA读写1553B总线协议芯片 B61580内部RAM和寄存器的时序操作,为初始化模块和协议处理模块访问1553B总线协议芯片 B61580提供读写操作接口;

所述初始化模块完成对1553B总线协议芯片 B61580的初始化操作,整个初始化操作通过一个状态机完成,包括一次RAM清零、两次写寄存器和十三次写RAM操作,并通过初始化将1553B总线协议芯片 B61580设置为RT/MT工作模式;

所述协议处理模块作为整个逻辑的核心部分;初始化操作完成后协议处理模块开始工作,协议处理模块等待消息中断的发生,当中断来临时,根据命令字的不同,进入自检、同步、处理发送命令、接收遥测字、监视这五个中断处理程序,在每个中断服务程序中,都要将总线上传输的数据重新组帧后写入FIFO中;

所述用户功能模块利用FPGA自带的IPcore生成的FIFO模块,用于存储协议处理模块处理后的数据;

所述接口管理模块用于实现初始化模块和协议处理模块对ACE读写接口模块使用的调度和管理。

2.根据权利要求1所述的一种基于国产化FPGA器件实现1553B总线模块,其特征在于:所述FPGA芯片选用深圳国微设计生产的SMQV300。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京宇航系统工程研究所;中国运载火箭技术研究院,未经北京宇航系统工程研究所;中国运载火箭技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201711162979.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top