[发明专利]包括页缓冲器的存储装置

权利要求书

1.一种存储装置，该存储装置包括：

存储单元阵列；

位线，所述位线包括沿着第一方向延伸并交替设置的多条偶数位线和多条奇数位线；

高速缓存锁存器，所述高速缓存锁存器包括通过所述偶数位线来与所述存储单元阵列交换数据的多个偶数高速缓存锁存器和通过所述奇数位线来与所述存储单元阵列交换数据的多个奇数高速缓存锁存器；

2^k条数据线，所述2^k条数据线分别对应于2^k个输入/输出引脚，其中，k是等于或大于2的自然数；以及

多个列合并单元，所述多个列合并单元分别被分配给所述输入/输出引脚，并且所述多个列合并单元中的每一个均用于将所述偶数高速缓存锁存器中的任一个或所述奇数高速缓存锁存器中的任一个联接至与所分配的所述输入/输出引脚对应的数据线，

其中，所述列合并单元在与所述第一方向相交的第二方向上的间距大于所述高速缓存锁存器的间距，

其中，所述列合并单元的间距是所述列合并单元中的一个在所述第二方向上的宽度与在所述第二方向上相邻的两个列合并单元之间的间隔之和，并且所述高速缓存锁存器的间距是所述高速缓存锁存器中的一个在所述第二方向上的宽度与在所述第二方向上相邻的两个高速缓存锁存器之间的间隔之和。

2.根据权利要求1所述的存储装置，其中，沿着所述第一方向和所述第二方向设置所述高速缓存锁存器，并且在所述第一方向上具有M个级的二维布置，M是不同于2^n的自然数并且等于或大于3，n是自然数。

3.根据权利要求2所述的存储装置，

其中，每个所述高速缓存锁存器被分配给所述输入/输出引脚中的任一个，

其中，所述高速缓存锁存器形成多个输入/输出高速缓存锁存器组，每个所述输入/输出高速缓存锁存器组均包括分配给所述输入/输出引脚的2^k个高速缓存锁存器，并且

其中，包括在每个所述输入/输出高速缓存锁存器组中的所述高速缓存锁存器在所述第一方向和所述第二方向上具有二维布置。

4.根据权利要求3所述的存储装置，其中，所述输入/输出高速缓存锁存器组包括：

多个偶数输入/输出高速缓存锁存器组，每个所述偶数输入/输出高速缓存锁存器组均包括分别联接至2^k条偶数位线并分别分配给所述输入/输出引脚的2^k个偶数高速缓存锁存器；以及

多个奇数输入/输出高速缓存锁存器组，每个所述奇数输入/输出高速缓存锁存器组均包括分别联接至2^k条奇数位线并分别分配给所述输入/输出引脚的2^k个奇数高速缓存锁存器。

5.根据权利要求4所述的存储装置，

其中，在所述偶数输入/输出高速缓存锁存器组和所述奇数输入/输出高速缓存锁存器组当中，分别联接至彼此相邻设置的2^k条偶数位线和2^k条奇数位线的偶数输入/输出高速缓存锁存器组和奇数输入/输出高速缓存锁存器组形成一个高速缓存锁存器组，并且

其中，包括在所述高速缓存锁存器组中的高速缓存锁存器具有二维布置。

6.根据权利要求4所述的存储装置，其中，共同分配给所述输入/输出引脚中的任一个并且包括在同一高速缓存锁存器组中的一对偶数高速缓存锁存器和奇数高速缓存锁存器按照所述二维布置被设置为在所述第一方向上彼此相邻。

7.根据权利要求6所述的存储装置，其中，所述一对偶数高速缓存锁存器和奇数高速缓存锁存器共同联接至一个所述列合并单元。

8.根据权利要求7所述的存储装置，其中，每个所述列合并单元均包括：

第一开关晶体管，所述第一开关晶体管联接在与所分配的所述输入/输出引脚对应的数据线与所述偶数高速缓存锁存器的非反相输出之间，并且用于响应于输入到其栅极的偶数列选择信号而将所述偶数高速缓存锁存器的所述非反相输出联接至所述数据线；以及

第二开关晶体管，所述第二开关晶体管联接在所述数据线与所述奇数高速缓存锁存器的非反相输出之间，并且用于响应于输入到其栅极的奇数列选择信号而将所述奇数高速缓存锁存器的所述非反相输出联接至所述数据线。