[发明专利]场效应晶体管结构及其制备方法

说明书

技术领域

本发明涉及半导体器件结构及其制备技术领域，特别是涉及一种场效应晶体管结构及其制备方法。

背景技术

近年来，随着微电子技术的不断进步，器件特征尺寸日益缩小，器件性能不断增加。由于器件特征尺寸的缩小，漏致势垒降低等一系列短沟道效应对器件性能的抑制作用不断加强，这严重影响了器件的可靠性，抑制了器件性能的提升。为此，从22nm技术代起，鳍式场效应晶体管(Fin Field-Effect Transistor，简称为FinFET)结构开始成为主流的微电子制备技术，FinFET的多栅结构大大提升了栅极对器件的控制能力，推动了微电子技术一路向10/7nm技术推进。

相比于FinFET结构，纳米线环栅晶体管以纳米线作为沟道区，环型栅形成了栅极对沟道区域的全包围，基满足了器件尺寸缩小的需求，又可以最大程度上增强栅控能力，因此，在未来的微电子技术中有可能取代FinFET形成新一代的核心器件架构。环栅场效应晶体管一般使用SOI材料制备，利用光刻、选择性刻蚀等技术形成硅的纳米线沟道区，但是纳米线场效应晶体管的载流子输运能力受制于纳米线的直径，在较小器件尺寸的情况下，器件的性能会受到影响。另外，对于叠层结构来说，离子注入掺杂难以保证源、漏区掺杂浓度的均匀性，而且工艺复杂，灵活性不够高。

因此，如何提供一种三维叠层纳米线阵列结构以及基于该米线阵列的场效应晶体管以解决上述问题实属必要

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种场效应晶体管的结构及其制备方法，用于解决现有技术中纳米线场效应晶体管的载流子输运能力受制于纳米线沟道的直径以及源漏离子注入难等问题。

为实现上述目的及其他相关目的，本发明提供一种场效应晶体管的制备方法，包括如下步骤：

1)提供一基底，并于所述基底表面沉积由至少一层第一材料层及至少一层第二材料层交替叠置的叠层材料层，且所述第一材料层与所述第二材料层的材料不同；

2)于所述叠层材料层内定义有源区，并形成环绕所述有源区且贯穿所述叠层材料层上下表面的浅沟槽隔离区；

3)刻蚀所述有源区以形成沟道区以及分别连接于所述沟道区两端的源区和漏区；

4)腐蚀步骤3)得到的结构，去除所述沟道区内的所述第一材料层或所述第二材料层，以得到至少一条纳米线沟道；

5)至少于所述纳米线沟道表面沉积一层介质层，并于所述介质层表面形成栅极结构层，其中，所述介质层的上表面高于所述叠层材料层的上表面，且当形成多条所述纳米线沟道时，相邻所述纳米线沟道表面的所述介质层不连通；以及

6)于所述栅极结构层表面、所述源区表面以及所述漏区表面分别制作栅电极、源电极以及漏电极，以完成所述场效应晶体管的制备。

作为本发明的一种优选方案，步骤2)中，通过光刻-刻蚀工艺于所述叠层材料层内形成浅沟槽结构，以定义出所述有源区，并于所述浅沟槽结构内填充绝缘材料层，以形成所述浅沟槽隔离区。

作为本发明的一种优选方案，步骤2)中，所述有源区包括第一部分以及位于所述第一部分两侧且与所述第一部分相连接的第二部分，所述第一部分用于形成所述沟道区，所述第二部分用于作为连接于所述沟道区两端的源区和漏区。

作为本发明的一种优选方案，步骤3)中，刻蚀所述有源区的步骤包括：

3-1)于步骤2)所得到结构的表面形成一层刻蚀掩膜层，所述刻蚀掩膜层暴露出所述第一部分中后续要形成所述沟道区以外的多余区域；

3-2)以所述刻蚀掩膜层为掩膜，对所述多余区域进行刻蚀直至暴露出所述基底，以得到所述沟道区以及连接于所述沟道区两端的源区和漏区。

作为本发明的一种优选方案，步骤5)中，所述介质层为高K介质层，所述栅极结构层包括位于所述介质层表面的第一部分、连接于所述第一部分两侧且位于所述基底上的第二部分以及连接于所述第二部分裸露的端部的第三部分。

作为本发明的一种优选方案，步骤5)中，形成所述栅极结构层之前，还包括于所述介质层表面形成一层金属阻挡层的步骤。

作为本发明的一种优选方案，步骤5)中，还包括于所述栅极结构层表面形成侧墙结构的步骤，其中，所述侧墙结构填充满所述有源区被刻蚀掉的区域，并暴露出所述栅极结构层的顶部以用于后续形成栅电极。

作为本发明的一种优选方案，步骤6)中，形成所述栅电极、源电极及漏电极之前，还包括于所述栅极结构层顶部表面、所述源区顶部表面以及所述漏区顶部表面形成一层金属硅化物层的步骤。