[发明专利]一种基于FPGA的跟踪型旋变解码电路

权利要求书

1.一种基于FPGA的跟踪型旋变解码电路，包括FPGA模块、DA转换模块、信号调整与功率放大模块、AD转换模块和信号调整与滤波模块，其特征在于：所述FPGA模块分别与DA转换模块和AD转换模块连接，DA转换模块与信号调整与功率放大模块连接，AD转换模块与信号调整与滤波模块连接；

所述FPGA模块中设有芯片U4B和芯片U4A，DA转换模块中设有芯片U9和芯片U10，AD转换模块中设有芯片U1和芯片U6，信号调整与功率放大模块中设有芯片U7、芯片U8和芯片U12，信号调整与滤波模块中设有芯片U3和芯片U5；

所述U4B芯片的IO功能引脚、CLR功能引脚、SCLK功能引脚和CS功能引脚分别接芯片U10的A0引脚、A1引脚、A2引脚和A3引脚，芯片U10的B0引脚、B1引脚、B2引脚和B3引脚分别接芯片U9的DIN功能引脚、CLR功能引脚、SCLK功能引脚和CS功能引脚，芯片U9的RFB引脚接芯片U9的VOUT引脚，在RFB引脚与VOUT引脚的支路上设有节点，节点与芯片U7的正向IN引脚、芯片U12的负向IN引脚并联；

所述芯片U4A的两个IO引脚分别接芯片U1的SER_DATAA引脚和SER_DATAB引脚，芯片U4A的CLK功能引脚、CONVST功能引脚、A0引脚、M0引脚和M1引脚分别接芯片U1的CLOCK引脚、CONVST引脚、A0引脚、M0引脚和M1引脚，芯片U1的B0引脚和A0引脚分别接芯片U3的OUT引脚和芯片U5的OUT引脚。

2.如权利要求1所述的基于FPGA的跟踪型旋变解码电路，其特征在于：所述DA转换模块中还设有电容C29、电源和电容C28，所述芯片U10的DIR引脚接芯片U10的VCC引脚，在DIR引脚与VCC引脚的支路中，串联有电阻R33，并在电阻R33所在支路上设有节点，节点与电源和电容C29串联，电容C29的后级接地；

所述芯片U10的引脚A4、引脚A5、引脚A6、引脚A7和引脚GND与芯片U10的引脚OE并联，在引脚OE所以在支路上设有节点，节点接地。

3.如权利要求1或2所述的基于FPGA的跟踪型旋变解码电路，其特征在于：所述芯片U9的引脚BIPOFF和引脚DGND分别接地，引脚VDD串联有电源和电容C23，电容C23的后级接地，引脚VSS接引脚AGND，引脚REFIN接引脚REFOUT，在引脚VSS与引脚AGND的支路上和引脚REFIN与引脚REFOUT支路上均设有节点，引脚VSS与引脚AGND的支路上的节点与电容C28连接，电容C28的后级与引脚REFOUT所在支路的节点连接，引脚REFOUT所在支路的节点接地。

4.如权利要求1所述的基于FPGA的跟踪型旋变解码电路，其特征在于：所述信号调整与功率放大模块中还设有电阻R31、电阻R37、电容C31和电容C26，所述芯片U7的正向IN引脚所在支路串联有电阻R32和电阻R36，在电阻R36所在支路上设有节点，节点接运算放大器U11A的输出功能引脚，运算放大器U11A的输出功能引脚接运算放大器U11A的输入功能引脚，在输入功能引脚所在支路上，并联有电阻R34和电容C24，电容C24后极设有节点，节点所在支路串联有电阻R35和电容C27，电容C27的后级接地；所述运算放大器U11A的两个电源引脚，一个接地，另一个接电源。

5.如权利要求1或4所述的基于FPGA的跟踪型旋变解码电路，其特征在于：所述芯片U7的负向IN引脚串联电阻R31后接地，芯片U12的正向IN引脚串联电阻R37后接地，芯片U7的负向VC引脚与芯片U7的GND引脚连接，在GND引脚所在支路上设有电容C25，电容C25所在支路设有三个节点，分别为第一节点、第二节点和第三节点，第一节点接电源，第二节点接地，第三节点与电容C26串联之后接芯片U7的正向VC引脚，正向VC引脚所在支路上设有节点，节点接电源；

所述芯片U12的负向VC引脚与芯片U12的GND引脚连接，在GND引脚所在支路上设有电容C30，电容C30所在支路设有三个节点，分别为第一节点、第二节点和第三节点，第一节点接电源，第二节点接地，第三节点与电容C31串联后接芯片U12的正向VC引脚，正向VC引脚所在支路上设有节点，节点接电源。