[发明专利]一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法及闪存

说明书

本发明提供了一种基于氧化物‑石墨烯薄膜堆叠的3D NAND闪存制备方法，所述方法包括以下步骤：提供衬底；沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层。所述石墨烯层的厚度为由于薄的石墨烯薄膜具有非常高的迁移率(mobility)和非常高的机械强度，因此可以提供更好的电气性能和机械强度。此外，采用薄的石墨烯薄膜，使得存储单元的堆叠层数容易达到64层以上。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中薄膜堆叠结构及其制备方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。

当前，3D NAND具有两种堆叠结构，分别为氧化物-氮化物堆叠结构和氧化物-多晶硅堆叠结构。基于氧化物-多晶硅堆叠结构的3D NAND具有更好的电气性能。基于氧化物-多晶硅堆叠结构的3D NAND闪存中，多晶硅用作控制栅极材料，然而，多晶硅薄膜的厚度受到一定限制，其必须达到一定的厚度，通常厚度要大于以满足良好的电气性能以及机械强度。但这种厚度的限制成为增加存储单元堆叠层数的瓶颈，并为沟道孔刻蚀等工艺提出了更大的挑战。

因此，对于基于氧化物-多晶硅薄膜堆叠结构的3D NAND，特别是当堆叠层数较高时，如何寻找一种替代材料才能减薄堆叠厚度并保持采用多晶硅薄膜的良好性能一直为本领域技术人员所致力研究的方向。

发明内容

本发明的目的在于提供一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法及闪存，通过采用石墨烯材料替换多晶硅薄膜材料，解决现有技术中的上述问题；使得当3D NAND闪存的堆叠层数超过64层，达到96层或128层时，依然能顺利制备。

为了实现上述目的，本发明采用的技术方案如下：

一种基于氧化物-石墨烯薄膜堆叠的3D NAND闪存制备方法，包括以下步骤：

提供衬底；

沉积衬底堆叠结构，具体为，在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述控制栅极层为石墨烯层。

进一步，所述石墨烯层的厚度为优选

进一步，所述制备方法还包括刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层及控制栅极层以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的第一硅槽。

进一步，所述制备方法还包括刻蚀所述衬底堆叠结构的步骤之后的形成硅外延层的步骤，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层。

进一步，在形成硅外延层后，还包括形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层。

进一步，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。