[发明专利]具有单粒子锁定防止电路的存储器

说明书

提供一种集成电路，其包括随机存取存储器单元的阵列。每个存储器单元可以包括由上拉晶体管和下拉晶体管形成的反相电路以及耦合到所述反相电路的存取晶体管。上拉晶体管可以形成在n阱中。存储器单元还可以耦合到单粒子锁定(SEL)防止电路。SEL防止电路可以包括箝位电路、电压感测电路、以及驱动器电路。响应于在存储器单元中的一个存储器单元处的单粒子阿尔法粒子撞击，可以在箝位电路处呈现暂时的电压升高。电压感测电路可以检测电压升高并且引导驱动器电路将n阱偏置到深反向偏置区。以这种方式进行操作，SEL防止电路可以缓解SEL，同时使存储器单元泄漏最小化。

背景技术

本申请涉及集成电路，并且更具体而言，涉及包含存储器的集成电路。

集成电路通常包含易失性存储器元件。易失性存储器元件只在集成电路被供电的情况下才保持数据。如果失去供电，易失性存储器元件中的数据将丢失。尽管诸如基于电可擦除可编程只读存储器技术的存储器元件的非易失性存储器元件不以这种方式丢失数据，但是制造作为给定集成电路的一部分的非易失性存储器元件通常是不期望的或者不可能的。

因此，经常使用易失性存储器元件。例如，静态随机存取存储器(SRAM)芯片包含SRAM单元，其是一种易失性存储器元件。在可编程逻辑器件集成电路中，SRAM单元可以用作配置随机存取存储器(CRAM)单元。可编程逻辑器件是一种可以由用户进行编程以实现所期望的定制逻辑功能的集成电路。CRAM单元用于存储由用户供应的配置数据。一旦加载，CRAM单元向晶体管供应控制信号以将晶体管配置为实现所期望的逻辑功能。

易失性存储器元件通常占据集成电路的重要部分，并且易于发生半导体可靠性问题(例如锁定(latch-up))。锁定是一种可能有时发生在存储器元件的电源导轨(powersupply rail)之间的短路。每个存储器元件至少包括耦合到p沟道晶体管的n沟道晶体管，其在半导体衬底中有效地形成寄生可控硅整流器(SCR)结构。在单粒子锁定期间，来自宇宙射线或其它电离辐射源的重离子或质子可能撞击SCR，这可能使得SCR中的寄生双极晶体管导通，从而在正电源导轨与接地电源导轨之间产生低电阻路径。当发生这种情况时，锁定可能导致电路故障或可能破坏整个器件。

在这种背景下，提出了本文中所描述的实施例。

发明内容

提供一种集成电路，其包括耦合到单粒子锁定(SEL)防止电路的存储器单元。每个存储器单元可以包括交叉耦合的反相器和存取晶体管。交叉耦合的反相器中的每个反相器可以包括串联耦合在正电源线与下拉节点之间的n沟道晶体管和p沟道晶体管。

SEL防止电路可以耦合到每个存储器单元的下拉节点和p沟道晶体管。具体而言，SEL防止电路可以包括直接连接在下拉节点与接地电源线之间的箝位电路。所述箝位电路可以是在集成电路的正常操作期间总是导通的n沟道下拉晶体管。

SEL防止电路还可以包括具有输出和连接到下拉节点的输入的电压感测电路。所述电压感测电路可以被实施为具有直接连接到下拉节点的第一(正)输入和接收参考电压的第二(负)输入的电压比较器。

SEL防止电路还可以包括由电压比较器的输出控制的驱动器电路。所述驱动器电路可以是被配置为向每个存储器单元中的p沟道晶体管提供正电源电压和升高的电源电压中的所选择的一个电源电压的多路复用电路。例如，p沟道晶体管可以形成在n阱中，n阱抽头可以形成在n阱中，并且n阱抽头可以由多路复用器主动地驱动。升高的电源电压可以比正电源电压大至少30％、至少40％、或至少50％。多路复用器可以在大部分时间使用正电源电压偏置n阱。然而，响应于单粒子锁定，多路复用器可以使用升高的电源电压偏置n阱以迫使n阱进入深反向偏置，以缓解存储器单元中的任何潜在的锁定。替代地，n阱可以被永久地偏置到升高的电源电压电平以减小电路复杂度。

本发明的另外的特征，其性质和各种优点将根据附图和以下详细描述而变得更加显而易见。

附图说明

图1是根据实施例的说明性可编程集成电路的示图。