[发明专利]一种多路相参频率综合器

说明书

本发明公开了一种基于环内混频锁相环电路结构的多路相参频率综合器，根据锁相环及直接数字频率合成器相关原理，通过直接数字频率合成器与集成压控振荡器的锁相环直接相连的结构产生环内混频锁相环电路的混频本振输入信号，实现多路环内混频锁相环电路混频本振信号线性扫频同步及系统输出信号频率大步进调节；同时，使用直接数字频率合成器与集成数字鉴相器直接相连的结构产生环内混频锁相环电路的鉴相输入信号，实现多路环内混频锁相环电路鉴相信号灵活配置及系统输出信号小步进调节；这样使系统输出的信号满足单路信号的性能指标以外，还具有多路信号的相位相关性及信号同步性的特点，具有一定的通用性。

技术领域

本发明属于频率合成技术领域，更为具体地讲，涉及一种多路相参频率综合器。

背景技术

频率合成技术是指实现由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的技术，实现频率合成的电路叫频率综合器。对频率综合器的主要技术指标要求通常有：输出频率范围，最小频率步进(也称为频率间隔)，频谱纯度(包含相位噪声和相位杂散)，频率切换时间(也称变频时间、跳频时间)。

对于输出多路信号的频率综合器，其多路输出信号技术指标还包括多路信号相位相关性(包括相位连续性、相位相参性)以及多路信号同步性等特点。由于技术上的高难度以及对技术指标的要求的愈来愈高，频率合成技术始终是现代电子(通信)系统的关键技术难点之一。

对于多路信号的相位相关性，主要是指相位相参性。相参性体制主要指系统能提供一个稳定的发射初相，并且在整个接收信号期间连续存在。根据系统初相位可以对接收信号进行相位判断，从而可以进行多普勒信息提取。

目前以此为需求的频率综合器设计普遍使用的电路结构为多路直接数字频率合成器信号输出，该电路设计简单，输出信号的相噪能够得到保障，但是多路信号的相参性、信号杂散以及多路信号的同步性得不到保障

发明内容

本发明的目的在于克服现有技术的不足，提供一种多路相参频率综合器，根据直接频率合成器及锁相环原理设计频率综合器，使其输出的信号除了能够满足单路信号的性能指标以外，还具有多路信号的相位相关性以及输出信号同步性的特点。

为实现上述发明目的，本发明一种多路相参频率综合器，其特征在于，包括：

高稳定度晶振，用于产生一路高精度、高稳定度的基准信号f_CLK，并将f_CLK输入到集成压控振荡器的锁相环；

集成压控振荡器的锁相环1，将接收到的基准信号f_CLK作为参考信号，再对参考信号进行倍频，得到倍频后的信号f_PLL1，并输出到多路功率分配器1；

多路功率分配器1，用于将f_PLL1分配成多路信号，再分别送入到多路环内混频锁相环电路和直接数字频率合成器0；

直接数字频率合成器0，用于接收来自多路功率分配器1分配的一路信号，并作为工作时钟信号f_sys，然后直接数字频率合成器0输出信号f_{DDS_LO}至集成压控振荡器的锁相环2；

集成压控振荡器的锁相环2，将接收到的f_{DDS_LO}信号作为参考信号，再对参考信号进行倍频，得到倍频后的信号f_PLL2，并输出到多路功率分配器2；

多路功率分配器2，用于将f_PLL2分配成多路信号，再分别送入到多路环内混频锁相环电路；

多路环内混频锁相环电路，均包括直接数字频率合成器、集成数字鉴相器、环路滤波器、压控振荡器和混频器；