[发明专利]一种低参考杂散快速锁定I型锁相环

说明书

本发明公开了一种低参考杂散快速锁定I型锁相环，包括：带饱和区鉴频鉴相器、锁定检测器、采样保持电路、压控振荡器电路、分频器电路、环路滤波器和控制开关。本发明通过增加采样保持电路使I型锁相环电路极大程度的降低了输出信号参考杂散，使得无线通信收发机系统的相邻信道的干扰极大减弱；同时通过采用带饱和区鉴相器和锁定检测电路，提高了锁相环电路锁定速度，使I型锁相环环路整体性能得到提升。

技术领域

本发明涉及射频集成电路技术领域，尤其涉及一种低参考杂散快速锁定I型锁相环。

背景技术

在许多应用中，例如无线通信系统中的调制/解调、高速模数转换器ADC的采样过程等，都需要一个参考杂散低信号作为本振信号。调制/解调过程中的本振信号的参考杂散较大时，会在相邻信道产生串扰，降低通信系统信噪比；高速模数转换器ADC的采样时钟信号的参考杂散会转换为确定性抖动，同样降低信噪比，随着电路和通信质量提高，低参考杂散信号产生源的需求日益明显。

另外，锁相环电路是产生本振信号产生的常用电路，目前针对电荷泵型锁相环的研究日益成熟，但是在电荷泵型锁相环的设计中存在带宽、环路稳定性、相位噪声、参考杂散与面积间的折中考虑，设计多项性能指标均优异的电荷泵型锁相环较难；此外，随着工艺尺寸和电源电压降低，高匹配性电荷泵的设计难度日益凸显。鉴于以上原因，I型锁相环电路具有的以下优势使I型锁相环的应用范围逐渐增加：1)无电荷泵电路，降低设计难度。2)I型锁相环电路仅要求在低通滤波器中贡献一个极点，环路稳定性更容易满足。3)低通滤波器中无源器件占用面积小，节省版图资源。但I型锁相环电路中鉴相器的输出波形必须存在固定相位差来为VCO提供直流偏置，同时使得VCO的调谐电压上有周期性纹波，此纹波会恶化输出参考杂散；另外，由于I型锁相环中基本鉴相器(PD)鉴相范围窄，环路锁定过程中若VCO相位与参考信号相位差超出鉴相范围，锁定时间会增加，使频率切换性能差。

传统的I型锁相环电路结构如图1所示，包括：鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)、分频器(Divider)。传统I型锁相环电路参考杂散的主要来源是PD输出的周期性方波，该方波会经过环路滤波器转换成压控振荡器控制电压的纹波，且此纹波周期与输入参考信号周期相同。现假设纹波Vripple近似为余弦波：

V_ripple(t)＝V_mcos nω_reft (1)

式(1)中，n＝1，2，3….。V_m为纹波幅度，ω_ref为参考信号角频率。则压控振荡器的输出为：

V_out(t)＝V₀cos(ω₀t+K_vco∫V_c(t)dt) (2)

式(2)展开得实际锁相环的输出电压为：

式(3)中，n＝1，2，3。V₀为振荡器振荡信号幅度，ω_ref为参考信号角频率，ω₀为振荡信号角频率，V_m为纹波幅度，K_VCO为振荡器增益系数。由式(3)可知，参考杂散的幅值随着压控振荡器上纹波幅值的增大而增大。

此外，基本I型锁相环中鉴相器为异或门，其鉴相范围是[-π/2,π/2]，如图2(a)所示。电路简易，但当振荡器的初始振荡频率与输入参考信号频率相差较大时，其输出值仍不能快速调节VCO振荡频率，导致发生“锁定滑坡”效应，延长环路锁定时间。

发明内容

本发明的目的是提供一种低参考杂散快速锁定的I型锁相环电路，可以降低参考杂散，加快环路锁定过程。

本发明的目的是通过以下技术方案实现的：