[发明专利]一种永磁同步电机位置解码监控系统

权利要求书

1.一种永磁同步电机位置解码监控系统，用于对现有永磁同步电机控制系统中的旋变激励与解调系统进行监控，现有旋变激励与解调系统包括正弦激励源、旋转变压器、旋变解调器，其特征在于，所述监控系统包括激励监控电路、反馈监控电路、FPGA电路、DSP电路；

激励监控电路的功能是对激励源发出的旋变激励信号的幅值和频率进行监控，向FPGA电路输出旋变激励信号的幅值状态离散量和频率状态方波；

激励监控电路包括信号调理电路、幅值监控电路、频率监控电路三部分；其中幅值监控电路包括半波整流电路和门限比较电路；信号调理电路对旋变激励差分信号按一定比例放大，并将其转换为单端交流信号，再将该单端交流信号输出到幅值监控电路和频率监控电路；幅值监控电路中的半波整流电路将该单端交流信号转换为直流信号，再将该直流信号接入幅值监控电路中的门限比较电路，向FPGA电路输出结果离散量；频率监控电路将输入的单端交流信号转换成对应频率的方波，输出频率信号；

反馈监控电路的功能是对旋转变压器的正弦反馈和余弦反馈进行监控，向FPGA电路输出数字码值；

反馈监控电路包括包络检波电路、AD转换电路和可编程逻辑三部分；包络检波电路去除掉正弦反馈和余弦反馈信号上的载波信号，向AD转换电路输出正弦包络和余弦包络信号；AD转换电路定时同步采集正弦包络信号和余弦包络信号，向FPGA电路输出数字码值；FPGA电路控制AD转换电路，并对正弦包络和余弦包络的数字码值进行平方和运算，向DSP电路输出监控结果；

FPGA电路采集激励监控电路的输出结果，其激励幅值监控结果离散量直接进入寄存器组，同时对频率监控输出方波进行频率计数；FPGA电路控制反馈监控电路中的AD转换电路，FPGA电路采集AD转换电路转换后的正弦包络和余弦包络的数字码值，FPGA电路通过内部的乘法单元、加和单元和码值比较单元，对旋变反馈信号进行平方、加和、比较处理，得到反馈监控结果，保存在相关寄存器中；

DSP电路读取FPGA电路综合后的旋变激励幅值状态、旋变激励频率状态和旋变反馈状态，确定位置解码系统是否工作正常。

2.根据权利要求1所述的一种永磁同步电机位置解码监控系统，其特征在于，所述系统中的激励监控电路中的信号调理电路包括电阻器、电容器、运算放大器；激励监控电路中的半波整流电路包括电阻器、电容器、二极管、运算放大器；激励监控电路中的门限比较电路包括电阻器、比较器；激励监控电路中的频率监控电路包括电阻器和比较器。

3.根据权利要求1所述的一种永磁同步电机位置解码监控系统，其特征在于，所述系统中的反馈监控电路中的包络检波电路有两套，用于去除旋转变压器输出的正弦和余弦反馈中的载波信号；AD转换电路选用多通道同步采样AD转换器；包络检波滤波电路包含检波和滤波两部分，其中检波电路由电阻器、电容器、二极管、运算放大器组成；滤波电路由电阻器、电容器、运算放大器组成。

4.根据权利要求1所述的一种永磁同步电机位置解码监控系统，其特征在于，所述系统通过可编程逻辑FPGA采集激励幅值监控电路输出的离散量和激励频率监控电路输出的方波以及反馈监控电路输出的正余弦包络码值，同时控制反馈监控电路中AD转换电路的运行。

5.根据权利要求1所述的一种永磁同步电机位置解码监控系统，其特征在于，所述系统在FPGA内设置有DSP接口、寄存器组、频率计数单元、AD控制状态机、乘法单元、加和单元、码值比较单元，滤波锁存单元。

6.根据权利要求5所述的一种永磁同步电机位置解码监控系统，其特征在于，DSP接口和寄存器组用于DSP对FPGA的访问接口以及读写相关的控制命令、状态信息；频率计数单元对激励频率方波进行计数，根据单位时间内接收的方波个数确定激励频率；码值比较单元1将采集到的频率和门限进行比较，输出比较结果到寄存器组；AD控制状态机用于产生符合AD时序的启动、读操作控制信号，同时控制AD转换电路进行周期性的模数转换，转换周期8us；乘法单元1用于在每周期转换完成时对输入正弦包络幅值的数字码值进行平方运算；乘法单元2用于在每周期转换完成时对输入余弦包络幅值的数字码值进行平方运算；加和单元用于对平方后的正余弦数字码值进行加和运算；码值比较单元2将加和单元输出的结果码值和门限进行比较，输出比较结果到寄存器组；这里的乘法单元和加和单元均采用FPGA自带的乘法器和加法器IP核；激励幅值监控结果离散量直接进入寄存器组。