[发明专利]亚采样数字锁相环

说明书

本发明提供一种亚采样数字锁相环。本发明提供的亚采样数字锁相环，包括：频率锁定电路、亚采样相位锁定电路和数控振荡器，其中，频率锁定电路和亚采样相位锁定电路分别与数控振荡器连接；频率锁定电路用于生成第一数字控制信号，对数控振荡器进行频率锁定；亚采样相位锁定电路用于生成第二数字控制信号，对数控振荡器进行相位锁定；数控振荡器用于根据第一数字控制信号和第二数字控制信号生成频率和相位可控的输出信号。本发明降低了锁相环的噪声，提高了输出信号的频谱纯度。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种亚采样数字锁相环。

背景技术

锁相环(Phase Locked Loop,简称：PLL)是一种能够同步输入信号与输出信号的频率与相位的负反馈系统。锁相环作为集成电路芯片中的一个基本功能单元，因其结构简单、性能良好、具有理论输入相位误差为零的优点，而被广泛用作无线通讯、微处理器以及数字系统的时钟电路。在无线通信收发机种，锁相环电路可以为数据的发送和接收提供精确的时钟信号，其相位噪声性能决定了时钟信号抖动的大小，对于数据发送、接收时信号的噪声性能起着至关重要的作用。

传统的锁相环通常采用电荷泵结构。利用鉴频鉴相器鉴别出分频信号和参考信号的频率差和相位差并产生相应的充放电信号给电荷泵，电荷泵产生电流在环路滤波器进行滤波并且积累成电压信号，产生压控振荡器的控制电压，继而通过压控振荡器得到最后输出的振荡信号。振荡信号通过分频器分频反馈回鉴频鉴相器和参考信号进行比较。

随着无线通信技术的高速发展，对无线射频收发机系统提出了更高的要求，一个低抖动、低噪声、高频谱纯度的时钟信号是必需的。传统的电荷泵锁相环，由于分频器的作用，使得鉴频鉴相器和电荷泵所产生的带内噪声被放大N²倍(N为分频器的分频比)，从而会使锁相环的带内噪声极大程度的增加，无法满足无线射频收发机系统低噪声的需求。因此，亟需一种低噪声的锁相环。

发明内容

本发明提供一种亚采样数字锁相环，以克服现有技术中锁相环噪声高，无法满足无线通信系统需求的问题。

本发明提供一种亚采样数字锁相环，包括：

频率锁定电路、亚采样相位锁定电路和数控振荡器，其中，频率锁定电路和亚采样相位锁定电路分别与数控振荡器连接。

频率锁定电路用于根据反馈信号的频率生成第一数字信号，并对第一数字信号和输入的频率控制字进行做差处理，得到第一数字控制信号，反馈信号为数控振荡器的输出信号，第一数字控制信号用于对数控振荡器进行频率锁定。

亚采样相位锁定电路用于根据输入的参考信号对反馈信号进行亚采样处理，并依次对亚采样处理后的信号进行放大、模数转换生成第二数字控制信号，第二数字控制信号用于对数控振荡器进行相位锁定。

数控振荡器用于根据第一数字控制信号和第二数字控制信号生成频率和相位可控的输出信号。

本发明提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样技术避免了分频器的使用，降低了锁相环的噪声；通过采用数字电路，提高了锁相环的抗噪声性能，并减少了锁相环电路芯片的面积，降低了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明背景技术提供的传统电荷泵锁相环的原理示意图；

图2为本发明背景技术提供的传统电荷泵锁相环的噪声传递示意图；

图3为本发明亚采样数字锁相环实施例一的结构示意图；