[发明专利]高可靠综合化系统接口处理模块的架构

权利要求书

1.高可靠综合化接口处理模块的架构，其特征在于：所述架构基于双余度、高性能处理器，结合对称式高速总线交换开关，构建了可靠的高性能接口处理的模块架构。此接口模块架构高度综合化，构成包括接口数据处理功能块、高速高可靠IO接口和低速IO接口；

所述接口数据处理功能块是接口处理模块的控制和处理中心，实现所有接口的调度、数据采集和数据交换，并为基于所有接口数据控制的综合任务提供任务处理平台；

所述的高速高可靠IO接口功能块实现高速总线接口和高可靠总线接口的控制；

所述的低速IO接口功能块实现低速IO接口和电压转换的控制；

接口的余度控制：处理器1和处理器2支持对所有接口资源的余度控制。

2.根据权利要求1所述的高可靠综合化接口处理模块的架构，其特征在于，所述接口数据处理功能块包括高性能双处理器电路、存储器、高速数据交换开关和逻辑控制电路；

1)高性能双处理器电路：包括处理器一和处理器二、存储器电路、复位电路、时钟电路、看门狗电路，处理器一电路和处理器二电路为对称式电路设计，这两个电路的功能完全相同，处理器一和处理器二能够互为备份，并实现对所有接口的控制； 如果其中某个处理器工作异常，则另外一个处理器可接收分配的任务，提高了接口任务处理的可靠性；

2)存储器电路：实现处理器的程序、数据的存储；

3)高速数据交换开关：用于实现处理器一和处理器二之间的数据交换，以及处理器一和处理器二与高可靠总线接口之间的数据交换；高速总线交换开关采用对等式总线交换开关形式确保高速网络所有节点的对等性，高速总线交换开关使得处理器一和处理器二能够实现对所有高速总线接口的控制，高速总线交换开关为处理器一和处理器二对所有接口资源的余度控制提供通路；

4)逻辑控制电路：实现处理器电路的运行控制。

3.根据权利要求1所述的高可靠综合化接口处理模块的架构，其特征在于，所述高速高可靠IO接口功能块实现高速总线接口和高可靠总线接口的控制，高速高可靠IO接口功能块包括高速总线接口和高可靠总线接口；

1)高可靠总线接口：高可靠要求的总线接口连接在高速总线交换开关上，并且采用双处理器对高可靠总线接口进行控制；

2)高速总线接口：高速总线接口是有高带宽数据交换需求的总线接口，高速总线接口采用点对点互联方式，高速总线接口通过处理器的高速串行接口直接连接到处理器上。

4.根据权利要求1所述的高可靠综合化接口处理模块的架构，其特征在于，所述低速IO接口功能块包括低速IO接口和电压转换这两部分；

1)低速IO接口功能块：包括离散量输入、离散量输出、模拟量输入、模拟量输出、低速串行总线接口；

2)电压转换接口：实现对接口数据处理功能块、高速高可靠IO接口和低速IO接口的供电。

5.根据权利要求3所述的高可靠综合化接口处理模块的架构，其特征在于，所述的高速数据交换开关采用RapidIO交换开关。

6.根据权利要求3所述的高可靠综合化接口处理模块的架构，其特征在于，所述的高速高可靠IO接口中，高速总线接口种类包括FC高速总线接口、RapidIO高速总线接口、PCIe高速总线接口、1394总线接口；高可靠总线接口包括1394高可靠总线接口。