[发明专利]一种过压保护器金线偏移工艺参数的再优化方法

说明书

技术领域

本发明属于芯片塑料封装成形工艺领域，尤其涉及一种过压保护器金线偏移工艺参数的再优化方法。

背景技术

IC芯片封装的可靠性是在电子产品投放到市场以前必须解决的问题，塑封成型在很大程度上防止了电子芯片不同程度、不同形式的失效，但塑料封装在成型过程中会产生产品外观的翘曲变形、充填过程中的引线框架偏移或金线偏移等成型缺陷，其中金线偏移缺陷的产生将直接导致了塑封件不良率的上升和可靠性的下降，甚至失效。

集成电路元器件常常因为金线偏移量过大造成相邻的金线相互接触从而形成短路，甚至将金线冲断，造成元器件的短路或断路。为了有效地降低金线偏移量，预防短路或断路的状况发生，应当谨慎地选用封装材料及准确地控制成型工艺参数，降低模穴内金线受到模流所产生的拽曳力，以避免金线偏移量过大的情况发生。

发明内容

本发明要解决的技术问题是：提供一种过压保护器金线偏移工艺参数的再优化方法，能够预测芯片塑封过程中存在的缺陷和不足，为了降低塑封过程中的金线偏移量，以满足IC芯片的可靠性需求，需要在正交试验和极差分析法优化工艺参数的前提下，进行再次优化，使得金线偏移最小。

本发明采取的技术方案为：一种过压保护器金线偏移工艺参数的再优化方法，该方法包括以下步骤：

(1)确定优化变量：选取影响金线偏移现象产生的主要因素作为优化变量，优化变量包括模具温度a、熔体温度b、保压压力c、固化时间d、注射时间e和成型材料f；

(2)根据优化变量选取水平参数；

(3)对水平参数进行数字化处理，设计正交实验组，将金线最小偏移量作为优化目标；

(4)将步骤(3)中的正交实验结果采用极差分析方法，以金线偏移量最小为标准，得到了优化变量的影响顺序，得到优化变量工艺参数组合；

(5)选取步骤(4)中优化变量工艺参数组合中对实验目标影响最大的实验指标，进行单因素变动实验和二次拉格朗日法插值运算，获得再次优化变量的工艺参数组合，使得优化结果最佳。

优选的，上述步骤(2)中水平参数选取L₁₈(3⁷)。

单因素变动实验和二次拉格朗日法插值运算：对第二优化变量进行单因素变动实验模拟分析，得出金线偏移量曲线图，对金线偏移量曲线进行二次Lagrange插值拟合，选取单因素变动试验的单因素值和对应的最小金线偏移量，带入插值公式获得二次Lagrange插值函数。

二次Lagrange插值函数：

P₂(x)＝0.003x²-0.4632x+17.9138

上式中，P₂(x)表示最小金线偏移量，x为第二优化变量。

本发明的有益效果：与现有技术相比，本发明效果如下：

(1)本发明运用微芯片封装模块结合正交实验对微芯片塑封件进行CAE分析，得出了不同工艺参数组合下的金线偏移量值；通过极差分析，得出了过压保护器的成型工艺参数优化变量对金线偏移影响的主次顺序为：fbecd a，具体优化变量参数为：成形材料：GE-8D(70％Silica)、熔体温度：72℃、注射时间：1.2s、保压压力：70Mpa、固化时间：35s、模具温度：160℃。金线偏移量：0.0400mm，偏移量比正交实验表中的最小偏移量减少了4.3％。

(2)本发明根据各参数对金线偏移量的影响大小，将成形材料选取为GE-8D，通过对熔体温度进行单因素变动实验，将得出的类似抛物线的金线偏移量值进行二次Lagrange插值拟合，得到了该芯片塑封的金线偏移量在单因素变动下的近似规律，再结合模拟实验，确定了最终的优化参数组合：成形材料：GE-8D、熔体温度：78℃、注射时间：1.2s、保压压力：70Mpa、固化时间：35s、模具温度：160℃。最终金线偏移量为：0.0362mm，偏移量比正交实验表中的最小偏移量减少了13.9％，比正交实验优化值提高了9.6％，通过对工艺参数的二次优化，能够获得区间内最优成形工艺参数，并预测出最小的金线偏移量使整个工艺设计流程周期变短、设计效率更高、时间和材料成本降低，降低试模次数和零件缺陷，为实际生产提供理论依据。

附图说明

图1为效应曲线图；

图2为正交实验分析结果图；

图3为金线偏移量曲线图；

图4为再次优化分析结果图。

具体实施方式

下面结合附图及具体的实施例对本发明进行进一步介绍。