[发明专利]浮点数运算电路及方法

权利要求书

1.一种浮点数运算电路，用于对一第一运算元、一第二运算元及一第三运算元进行一融合乘积累加法运算或一乘积累加法运算，或是对该第一运算元及该第二运算元进行一乘法运算，该浮点数运算电路包含：

一乘法电路，接收该第一运算元及该第二运算元，对该第一运算元及该第二运算元进行该乘法运算以产生一未经修整的积及一经修整的积；

一选择电路，耦接该乘法电路，用来接收该未经修整的积及该经修整的积，并输出该未经修整的积及该经修整的积的其中之一；

一控制电路，耦接该选择电路，当该浮点数运算电路执行该乘积累加法运算时，控制该选择电路输出该经修整的积，以及当该浮点数运算电路执行该融合乘积累加法运算时，控制该选择电路输出该未经修整的积；以及

一加法电路，耦接该选择电路，接收该未经修整的积及该经修整的积的其中之一以及该第三运算元，将该未经修整的积及该经修整的积的其中之一与该第三运算元相加，以得到一运算结果，其中该运算结果为该融合乘积累加法运算或该乘积累加法运算的结果；

其中，该加法电路的总输入位数大于两倍的该第一运算元、第二运算元或第三运算元的位数，并且

依据该选择电路的选择结果，修整电路对该融合乘积累加法运算或该乘积累加法运算的结果进行修整。

2.如权利要求1所述的浮点数运算电路，其中该浮点数运算电路依据一时钟动作，该乘法电路操作于一第一阶段且占用该时钟的至少一周期，该加法电路操作于一第二阶段且占用该时钟的至少一周期，且该第二阶段位于该第一阶段之后。

3.如权利要求2所述的浮点数运算电路，其中该加法电路于该第一阶段接收该第三运算元。

4.如权利要求2所述的浮点数运算电路，其中该乘法电路于该第一阶段产生该经修整的积。

5.如权利要求2所述的浮点数运算电路，其中该选择电路为一第一选择电路，该浮点数运算电路还包含：

一第一侦测电路，于该第一阶段接收该第一运算元及该第二运算元，并于该第一阶段根据该第一运算元及该第二运算元产生一第一侦测结果及一第一旗标，其中该第一侦测结果及该第一旗标对应该乘法运算；

一第二侦测电路，于该第一阶段接收该第一运算元、该第二运算元及该第三运算元，并于该第一阶段根据该第一运算元、该第二运算元及该第三运算元产生一第二侦测结果及一第二旗标，其中该第二侦测结果及该第二旗标对应该融合乘积累加法运算；

一第三侦测电路，耦接该第一侦测电路及该第二侦测电路，于该第二阶段接收该第一侦测结果及该第三运算元，并于该第二阶段根据该第一侦测结果及该第三运算元产生一第三侦测结果及一中间旗标；

一并集电路，耦接该第一侦测电路及该第三侦测电路，用来根据该第一旗标及该中间旗标产生一第三旗标，其中该第三旗标为该第一旗标及该中间旗标的并集，且该第三侦测结果及该第三旗标对应该乘积累加法运算；以及

一第二选择电路，耦接该第二侦测电路、该第三侦测电路及该并集电路，接收该第二侦测结果、该第二旗标、该第三侦测结果及该第三旗标；

其中，该控制电路还耦接该第二选择电路，当该浮点数运算电路执行该融合乘积累加法运算时，控制该第二选择电路输出该第二侦测结果及该第二旗标，以及当该浮点数运算电路执行该乘积累加法运算时，控制该第二选择电路输出该第三侦测结果及该第三旗标。