[发明专利]一种存储器容错保护方法、装置、设备及存储介质

说明书

本发明适用计算机技术领域，提供了一种存储器容错保护方法、装置、设备及存储介质，该方法包括：当接收到数据写入请求时，获取请求写入储存器的存储数据，对存储数据进行奇/偶校验编码，得到存储数据所有的奇偶校验位，使用主成分析法对存储数据进行降维，得到存储数据对应的降维后数据，将存储数据、所有的奇偶校验位以及降维后数据写入到储存器中，从而优化了写入到储存器中的数据，进而降低储存器中数据读出时发生错误的概率。

技术领域

本发明属于计算机技术领域，尤其涉及一种存储器容错保护方法、装置、设备及存储介质。

背景技术

存储器控制器是嵌入式系统中的核心部件之一，处理器运行的程序及程序所需的计算数据均是通过请求存储器控制器从存储器中取得，存储器的容错能力在一定程度上决定了嵌入式系统的应用范围，对处理器的可靠性至关重要。

针对单粒子翻转(Single Event Upset，简称SEU)问题，除了从物理上防御和基于电路的加固外，三模冗余(Triple Modular Redundancy，简称TMR)和检错纠错码(ErrorCorrecting Code，简称ECC)是最常用的两种方法。TMR技术通过将同一份信息保存在三份物理存储空间中，读取的时候比较三份内容，取两个一致的值为真值，从而提高读取的准确性。这种方案可以纠正每位错误，甚至一个数据全错，也能得到正确的结果，而且读取速度快，只是需要增加较多的硬件元器件。ECC技术是目前用于存储系统可靠性的常用技术。

TMR是一种常见的硬件冗余技术，其原理是在相同的一组硬件单元上同时发生错误的概率要比在单一硬件单元上发生错误的概率小，基本方法是将所需容错的硬件单元增加到三倍或更多，并将各个单元的输出连接到一个表决器上，由表决器选择所有硬件单元中的绝大多数输出值作为整体的输出值。这种方法可以容忍并纠正多位错误，但是硬件开销非常大。

ECC有多种编码技术，不同的编码技术有不同的检错和纠错能力。例如，奇偶校验码只能检测出一个码字中的一位或奇数位错，但是不能定位错误，因而也就不能纠正错误；汉明码可以纠正一少字中任何一位错误，检测出两位错误。还有许多其它高阶的ECC编码算法，例如BCH码，RS码等，可以检测和纠正一个码字中的多位错误，但是算法复杂，面积和延迟开销也更大，并且当发生类似MBU这种多位错误的时候，高阶编码技术也不能保证准确定位错误位置。具体来讲，每增加一位错误的检测，编码算法的复杂度和硬件开销都急剧增加。所以到目前为止，在存储器容错编码中用的最广泛的仍然是纠二检一码。

发明内容

本发明的目的在于提供一种存储器容错保护方法、装置、设备及存储介质，旨在解决由于现有技术硬件开销和时延太大、错误的检测和纠正效率不高，导致存储器数据读取速度较慢的问题。

一方面，本发明提供了一种存储器容错保护方法，所述方法包括下述步骤：

当接收到数据写入请求时，获取请求写入储存器的存储数据，对所述存储数据进行奇/偶校验编码，得到所述存储数据所有的第一奇偶校验位；

使用主成分析法对所述存储数据进行降维，得到所述存储数据对应的降维后数据；

将所述存储数据、所述所有的第一奇偶校验位以及所述降维后数据写入到所述储存器中。

另一方面，本发明提供了一种存储器容错保护装置，所述装置包括：

第一编码单元，用于当接收到数据写入请求时，获取请求写入储存器的存储数据，对所述存储数据进行奇/偶校验编码，得到所述存储数据所有的第一奇偶校验位；

数据降维单元，用于使用主成分析法对所述存储数据进行降维，得到所述存储数据对应的降维后数据；以及

数据写入单元，用于将所述存储数据、所述所有的第一奇偶校验位以及所述降维后数据写入到所述储存器中。