[发明专利]一种带误码消除功能的锁定指示器电路

权利要求书

1.一种带误码消除功能的锁定指示器电路，包括：

锁定解锁检测器，用于检测输入时钟CLK1与基准时钟CLK2处于锁定还是解锁状态，通过于解锁和锁定状态中加入保持状态以消除误码，并输出锁定许可ENLOCK和解锁信号UNLOCK至锁定指示生成电路；

锁定指示生成电路，包括一SR锁存器，所述锁定许可ENLOCK和所述解锁信号UNLOCK分别连接所述SR锁存器的置位端S和复位端R，以将锁定许可ENLOCK和解锁信号UNLOCK转换为锁定指示信号LOCK；

所述锁定许可ENLOCK和所述解锁信号UNLOCK均为高电平时，所述锁定指示器电路处于保持状态，所述锁定指示信号LOCK保持不变，以消除误码。

2.如权利要求1所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述锁定解锁检测器为相位比较式或频率比较式。

3.如权利要求2所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述相位比较式锁定解锁检测器包括鉴相器、或门、滤波器、第一比较器和第二比较器。

4.如权利要求3所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述鉴相器将输入时钟CLK1与基准时钟CLK2进行鉴相，其输出信号U和D经所述或门进行逻辑运算后再经过所述滤波器进行平滑处理，所述滤波器的输出分两路分别连接至第一比较器一端和第二比较器的一端，所述第一比较器和第二比较器的输出端为所述锁定许可ENLOCK和解锁信号UNLOCK。

5.如权利要求4所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述滤波器的输出分两路分别连接至第一比较器的反相输入端和第二比较器的同相输入端。

6.如权利要求5所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述第一比较器和第二比较器的另一端分别接第一基准电压和第二基准电压。

7.如权利要求2所述的一种带误码消除功能的锁定指示器电路，其特征在于：频率比较式锁定解锁检测器包括频率比较电路、N-bit计数器、第一数据比较器、第二数据比较器、第一D触发器、第二D触发器和第一反相器，所述频率比较电路的输出端连接至所述第一D触发器和第二D触发器的时钟端和所述N-bit计数器的复位端，所述N-bit计数器的输出端连接所述第一数据比较器和所述第二数据比较器的输入端，所述第一数据比较器的输出端连接所述第一D触发器的输入端，所述第二数据比较器的输出端连接所述第二D触发器的输入端，所述第二D触发器的输出端连接所述第一反相器的输入端。

8.如权利要求7所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述频率比较电路用于产生输入时钟CLK1与基准时钟CLK2的频率差信号VOUT，并以该频率差信号VOUT为预置控制信号控制所述N-bit计数器工作，同时以该频率差信号VOUT为时钟定时刷新所述第一D触发器和第二D触发器并将其输入即第一数据比较器的输出和第二数据比较器的输出定时输出，第一D触发器的输出即锁定许可ENLOCK，第二D触发器的输出即解锁信号UNLOCK。

9.如权利要求8所述的一种带误码消除功能的锁定指示器电路，其特征在于：所述频率比较电路包括第二反相器、第三D触发器、第四D触发器和异或非门，输入时钟CLK1连接至所述第三D触发器的时钟端、所述N-bit计数器的时钟端和第二反相器输入端，第二反相器的输出即互补输入时钟CLK1B连接至第四D触发器的时钟端，基准时钟CLK2分别连接至第三D触发器和第四D触发器的数据输入端D，第三D触发器和第四D触发器的输出端Q连接至所述异或非门的两个输入端，异或非门的输出端即频率差信号VOUT连接至所述第一D触发器和第二D触发器的时钟端和所述N-bit计数器的复位端。