[发明专利]存储器模块、存储器系统和操作存储器系统的方法

说明书

存储器模块包括数据存储器和至少一个奇偶校验存储器。每个数据存储器包括具有第一存储区域和第二存储区域的第一存储单元阵列，其中，第一存储区域用于存储对应于多个突发长度的数据集，而第二存储区域用于存储用来执行与数据集相关联的错误检测/校正的第一奇偶校验位。至少一个奇偶校验存储器包括具有第一奇偶校验区域和第二奇偶校验区域的第二存储单元阵列，其中，第一奇偶校验区域用于存储与对应于存储在每个数据存储器中的所有数据集的用户数据集相关联的第三奇偶校验位，而第二奇偶校验区域用于存储用于与第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位。

相关申请的交叉引用

于2016年11月30日提交的题为“Memory Modules，Memory Systems Includingthe Same and Method of Operating Memory Systems”的韩国专利申请第10-2016-0161528号通过引用方式被整体并入本文。

技术领域

本文描述的一个或多个实施例涉及存储器模块、包括存储器模块的存储器系统以及用于操作存储器系统的方法。

背景技术

通常，为了高性能和大容量，计算机系统可以以存储器模块形式包含多个存储器芯片(例如，DRAM)。可以通过将多个存储器芯片安装在印刷电路板上来实现存储器模块。存储器模块可以是就存储器模块而言的单个的(以下称为单列直插式存储器模块(SingleIn-line Memory-Module,SIMM))以及就存储器模块而言的双重的(以下称为双列直插式存储器模块(Dual In-line Memory Module,DIMM))。SIMM可以包括安装在印刷电路板的一侧上的多个存储器芯片，而DIMM可以包括安装在印刷电路板的两侧上的多个存储器芯片。

发明内容

根据一个或多个实施例，一种存储器模块包括：多个数据存储器；和至少一个奇偶校验存储器，其中：所述数据存储器的每一个包含第一存储单元阵列，所述第一存储单元阵列包含第一存储区域和第二存储区域，所述第一存储区域用于存储对应于多个突发长度的数据集，而所述第二存储区域用于存储用于执行与所述数据集相关联的错误检测/校正的第一奇偶校验位，所述至少一个奇偶校验存储器包含第二存储单元阵列，所述第二存储单元阵列包含第一奇偶校验区域和第二奇偶校验区域，所述第一奇偶校验区域用于存储与对应于存储在所述数据存储器中的每一个中的所有数据集的用户数据集相关联的第三奇偶校验位，而所述第二奇偶校验区域用于存储用于与所述第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位。

根据一个或多个其它实施例，一种存储器系统，包括：存储器模块，其包含多个数据存储器和至少一个奇偶校验存储器；和存储器控制器，用于控制所述存储器模块，其中：所述多个数据存储器中的每一个包含第一存储单元阵列，所述第一存储单元阵列包含第一存储区域和第二存储区域，所述第一存储区域用于存储对应于多个突发长度的数据集，而所述第二存储区域用于存储用于执行与所述数据集相关联的错误检测/校正的第一奇偶校验位，所述至少一个奇偶校验存储器包含第二存储单元阵列，所述第二存储单元阵列包含第一奇偶校验区域以及第二奇偶校验区域，所述第一奇偶校验区域用于存储与对应于存储在所述数据存储器中的每一个中的所有数据集的用户数据集相关联的第三奇偶校验位，所述第二奇偶校验区域用于存储用于与所述第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位，以及，所述存储器控制器包含：循环冗余校验发生器，用于基于所述数据集的每一个生成所述第一奇偶校验位，并且基于所述第三奇偶校验位生成所述第二奇偶校验位；和奇偶校验发生器，用于基于所述用户数据集生成所述第三奇偶校验位。