[发明专利]一种基于超前进位实现快速加法的可编程逻辑单元结构

说明书

本发明公开了一种基于超前进位实现快速加法的可编程逻辑单元结构，包含4个非全覆盖八输入查找表，该查找表可以工作在粗粒度模式或细粒度模式，在粗粒度模式下等效常规LUT6，在细粒度模式下可以实现两个完全独立的LUT4。每个可编程逻辑单元中包含快速进位逻辑，可以实现4位加法运算。通过级联上下相邻两个可编程逻辑单元实现进位快速传输，实现大于4位的加法运算。超前进位加法逻辑通过超前进位产生逻辑，取消对前级进位信号的等待，提高运算速度。本发明相对于传统的进位传播加法结构，可以快速提高加法运算速度，同时基于可编程逻辑单元中查找表LUT6实现进位传输信号P和进位产生信号G，可以有效的节省超前进位产生逻辑。

技术领域

本发明涉及一种可编程逻辑单元结构，特别涉及一种基于超前进位实现快速加法的可编程逻辑单元结构，属于可编程逻辑器件技术领域。

背景技术

可编程逻辑器件，当前主流为基于SRAM设计的FPGA芯片，通过相应的软件开发工具，经过设计代码输入、逻辑综合、映射、布局布线和位流生成，快速地将设计编程到FPGA器件中，节省大量的非重发性工程成本和电路研发周期，同时可编程逻辑器件是支持多次重复编程的，只需要重新下载编程，即可完成电路的修改。因此可编程逻辑器件具有开发周期短，成本低，风险小，集成度高，灵活性大，且便于电子系统维护和升级等优点，因此受到了广大终端产品用户的青睐，成为了集成电路芯片的主流，且被广泛应用在各种领域如通信、控制、视频、信息处理、电子、互联网、汽车以及航空航天等，同时也广泛应用于集成电路的原型验证，缩短产品开发时间。

当前主流可编程逻辑器件，主要包含可编程逻辑单元、数字信号处理DSP、存储单元BRAM以及一些高速接口、时钟模块和IP核等，而可编程逻辑单元是可编程逻辑器件中最基本和核心的结构，是可编程逻辑器件中最主要的模块，它在器件中按阵列重复分布，并随着芯片应用规模的增大，而进入千万门级阵列，因此可编程逻辑单元的设计是整个可编程逻辑器件的关键，它的性能决定着整个芯片的性能，如功能、运算能力、可编程灵活性、布通率、面积、速度以及功耗等。

发明内容

本发明所要解决的技术问题是：提供一种基于超前进位实现快速加法的可编程逻辑单元结构，该可编程逻辑单元结构支持4位的超前进位加法，具有速度快的优点，同时支持可编程逻辑单元间的进位级联，快速实现高位宽的加法运算，提高可编程逻辑单元的利用率。

本发明为解决上述技术问题采用以下技术方案：

一种基于超前进位实现快速加法的可编程逻辑单元结构，包括第一至第四非全覆盖的八输入查找表，第一至第九反向器，第一至第六二输入与门，第一至第四三输入与门，第一至第四二输入异或门，第一至第七五输入选择器，第一至第三四输入选择器，第一三输入选择器，第一至第四二输入选择器，第一至第四触发器，时钟信号取反与否选择器，进位输入信号和初始设置值选择器；

第一非全覆盖的八输入查找表包括第一至第八信号输入端、第一至第二信号输出端；第二非全覆盖的八输入查找表包括第一至第八信号输入端、第一至第二信号输出端；第三非全覆盖的八输入查找表包括第一至第八信号输入端、第一至第二信号输出端；第四非全覆盖的八输入查找表包括第一至第八信号输入端、第一至第二信号输出端；所述可编程逻辑单元结构包括第一至第十二信号输出端，第一至第三信号控制端，进位信号输出端；

第一非全覆盖的八输入查找表的第一信号输出端连接第二五输入选择器输入端、第三五输入选择器输入端、第一二输入选择器输入端、第一三输入选择器输入端、第一四输入选择器输入端、第一五输入选择器输入端；第一非全覆盖的八输入查找表的第二信号输出端连接第一二输入异或门输入端、第二五输入选择器输入端、第三五输入选择器输入端、第二信号输出端、第一二输入选择器控制端、第二二输入选择器输入端、第二反向器输入端、第二二输入与门输入端、第五反向器输入端、第二三输入与门输入端、第九反向器输入端、第六二输入与门输入端；