[发明专利]一种多通道高速脉冲计数系统及计数方法

说明书

本发明公开了一种多通道高速脉冲计数系统及计数方法，包括以下步骤：S1：对高速时钟信号进行分频，生成分频时钟信号；在高速时钟信号的上升沿将其与分频时钟信号进行同步、微分，生成定时中断信号；S2：将高速时钟信号的下降沿与高速脉冲信号进行同步、微分，将同步、微分后的信号作为计数输入信号；S3：对计数输入信号进行累加计数，得到高速脉冲信号的计数值；利用定时中断信号的下降沿对计数值进行锁存；S4：利用定时中断信号的上升沿触发定时中断，读取计数值并累加换算；S5：按照预设的读取周期显示并存储脉冲计数结果。本发明能够有效的提高多通道高速脉冲信号的计数精度和可靠性，大大简化了硬件实现方式，降低了实现成本。

技术领域

本发明属于信息处理技术领域，更具体地，涉及一种多通道高速脉冲计数系统及计数方法。

背景技术

高速脉冲信号是惯性测量组合一种常见的输出方式，高速脉冲信号采集的精度直接影响到惯组测量组合的精度，随着脉冲信号频率的不断提升，传统的计数方式精度和可靠性都难以达到要求，发明一种精度高、简便可靠的计数方式日益重要。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种多通道高速脉冲计数系统及计数方法，采取一种软硬件结合的同步计数方式实现多通道高速脉冲信号的采集和计数，主体部分采用可编程逻辑程序实现，能够有效的提高计数精度和可靠性，大大简化了硬件实现方式，降低了实现成本。

为实现上述目的，按照本发明的一个方面，提供了一种多通道高速脉冲计数方法，包括以下步骤：

S1：对高速时钟信号进行分频，生成分频时钟信号；在高速时钟信号的上升沿将其与分频时钟信号进行同步、微分，生成定时中断信号；

S2：将高速时钟信号的下降沿与高速脉冲信号进行同步、微分，将同步、微分后的信号作为计数输入信号；

S3：对计数输入信号进行累加计数，得到高速脉冲信号的计数值；利用定时中断信号的下降沿对计数值进行锁存。

优选的，上述多通道高速脉冲计数方法，还包括以下步骤：

S4：利用定时中断信号的上升沿触发定时中断，读取计数值并累加换算；

S5：按照预设的读取周期显示并存储脉冲计数结果。

优选的，上述多通道高速脉冲计数方法，步骤S2之前还包括对高速脉冲信号进行隔离和整形的步骤。

按照本发明的另一个方面，提供了一种多通道高速脉冲计数系统，包括时钟子系统和CPLD子系统；

时钟子系统用于产生时钟信号，为高速脉冲计数提供时间基准；

CPLD子系统用于实现多组高速脉冲信号的同步处理和计数，并用于产生定时中断信号；

CPLD子系统包括相连的计数模块和中断模块，所述计数模块和中断模块均与CPLD子系统相连；

计数模块用于根据时钟信号对多组高速脉冲信号进行同步处理和计数；中断模块用于根据时钟信号生成定时中断信号并发送至计数模块。

优选的，上述多通道高速脉冲计数系统，还包括计算机子系统，计数模块和中断模块均与所述计算机子系统相连；

计算机子系统用于根据定时中断信号周期性地读取计数模块产生的计数结果，换算成单位时间内的脉冲数并进行显示。

优选的，上述多通道高速脉冲计数系统，其中断模块包括依次相连的比较器、触发器D1、触发器D2、触发器D3、二输入与门Y1和触发器D4；比较器用于将高速时钟信号进行分频，生成分频时钟信号；触发器D1、触发器D2、触发器D3、触发器D4和二输入与门Y1用于在高速时钟信号的上升沿将其与分频时钟信号进行同步、微分，生成定时中断信号；