[发明专利]安全微处理器在审
申请号: | 201711082642.0 | 申请日: | 2017-11-06 |
公开(公告)号: | CN109753449A | 公开(公告)日: | 2019-05-14 |
发明(设计)人: | 汪家祥;吴亚坤;李达;杨克学 | 申请(专利权)人: | 中天安泰(北京)信息技术有限公司 |
主分类号: | G06F12/14 | 分类号: | G06F12/14 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100166 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内存保护 内存控制器 微处理器 上行数据 内存 安全微处理器 安全处理器 安全机制 高速缓存 审核 读通道 内置 配置 | ||
1.一种微处理器,内置有高速缓存Cache和内存控制器,其特征在于,在所述Cache与内存控制器之间的读通道上配置有内存保护组件;所述内存保护组件用于审核从内存提取到Cache的上行数据。
2.根据权利要求1所述的微处理器,其特征在于,所述内存保护组件包括:读通道控制单元和审核单元;
所述控制单元,配置在所述Cache与内存控制器之间的读通道上,且与所述审核单元连接,用于在所述读通道上拦截上行数据,将其送入所述审核单元进行审核;以及将携带审核结果的上行数据送回所述读通道;
所述审核单元,用于审核所述上行数据,将该上行数据及其审核结果送回所述控制单元。
3.根据权利要求2所述的微处理器,其特征在于,所述内存保护组件还配置有用于存放需要保护的内存地址的审核表;
所述审核单元被配置访问所述审核表,依据所述审核表中的保护地址审核所述上行数据,判断所述上行数据是否来自受保护的内存区域。
4.根据权利要求2所述的微处理器,其特征在于,所述Cache中的每个条目被配置具有扩展标志位;所述扩展标志位用于存储所述审核结果;
所述审核结果为禁写标记或无效标记;
其中,所述禁写标记用于指示该Cache条目位置处禁止被写回。
5.根据权利要求3所述的微处理器,其特征在于,所述审核表存放在片内缓冲区Buffer中。
6.根据权利要求4所述的微处理器,其特征在于,该微处理器还内置有处理器核心;在所述处理器核心与所述Cache之间的写通道上配置有写回控制单元;
所述写回控制单元用于识别所述Cache条目中的禁写标记,禁止具有禁写标记的Cache条目被所述处理器核心写回。
7.根据权利要求3所述的微处理器,其特征在于,所述内存保护组件为读内存保护组件;
在所述Cache与所述内存控制器之间的写通道上还配置有写内存保护组件;所述写内存保护组件用于审核从Cache写回到内存的下行数据。
8.根据权利要求7所述的微处理器,其特征在于,所述写内存保护组件包括:写通道控制单元和所述审核单元;
所述写通道控制单元,配置在所述Cache与内存控制器之间的写通道上,且与所述审核单元连接,用于在所述写通道上拦截下行数据,将其送入所述审核单元进行审核;以及将携带审核结果的下行数据送回所述写通道;
所述审核单元,用于依据所述审核表中的保护地址审核所述下行数据,判断所述下行数据是否篡改受保护的内存区域,将该下行数据及其审核结果送回所述写通道控制单元。
9.根据权利要求8所述的微处理器,其特征在于,在判定所述下行数据将篡改受保护的内存区域时,所述审核单元还用于修改该下行数据的目标地址;其中,修改后的所述目标地址不在所述受保护的内存区域内。
10.一种计算设备,其特征在于,该计算设备装配有权利要求1-9任一项所述的微处理器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中天安泰(北京)信息技术有限公司,未经中天安泰(北京)信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711082642.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:内存读写保护方法及装置
- 下一篇:防止内存注入攻击的方法及装置