[发明专利]一种半导体器件及其制作方法

说明书

本发明提供一种半导体器件及其制作方法，所述方法包括：提供半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区，所述半导体衬底上形成有图案化的硬掩膜层；以所述图案化的硬掩膜层为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面与所述硬掩膜层的顶表面平齐；回刻蚀所述浮栅器件区的部分浅沟槽隔离结构，以形成用于容纳部分浮栅的凹槽；去除所述硬掩膜层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。本发明通过回刻蚀去除浮栅器件区的浅沟槽隔离结构的一部分，避免了改变有源区的形状，以形成电学性能良好的理想浮栅器件。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术

存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。随机存储器，例如DRAM与SRAM(静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。

闪存存储器即FLASH，是非易失性半导体存储技术的主流，在各种各样的FLASH器件中，目前比较流行的是ETOX(EPROM Tunnel Oxide)结构的闪存，即用一个被电介质六面包围的浮栅(Floating Gate)来存储电子。当电子被注入到浮栅中的时候，由于四周都是电介质，基于多晶硅和氧化硅的不同的功函数而产生势阱，电子就是因为这个势阱的存在而被保持在多晶硅里面，通过这个势阱的存在，大大降低了电子逃逸的几率，从而保证存储信息的耐久性。

由于自对准工艺制作的浮栅是由有源区的图形定义的，因此在浮栅上做引线的时候，需要改变有源区的图形，但是更改有源区的图形后，浮栅下有源区的特征尺寸明显大于其接触孔下有源区的特征尺寸；此外，由于有源区图形的变化，会导致传统浮栅器件的电学性能发生改变。

因此，需要一种新的浮栅器件及其制作方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底包括闪存器件区和浮栅器件区，所述半导体衬底上形成有图案化的硬掩膜层；

以所述图案化的硬掩膜层为掩膜在所述半导体衬底中形成若干浅沟槽隔离结构，所述浅沟槽隔离结构的顶表面与所述硬掩膜层的顶表面平齐；

回刻蚀所述浮栅器件区的部分浅沟槽隔离结构，以形成用于容纳部分浮栅的凹槽；

去除所述硬掩膜层，以露出所述半导体衬底；

在所述半导体衬底上依次形成隧穿氧化层和浮栅，位于所述浮栅器件区的浮栅包括位于所述凹槽中的浮栅部分。

进一步，所述硬掩膜层包括氮化硅层。

进一步，形成所述若干浅沟槽隔离结构的步骤包括：

以所述图案化的硬掩膜层为掩膜蚀刻部分所述半导体衬底，以形成若干浅沟槽；

在所述浅沟槽内填充隔离材料，以形成隔离材料层；

平坦化所述隔离材料层，直至露出所述硬掩膜层。

进一步，所述隔离材料包括二氧化硅。

进一步，回刻蚀所述浮栅器件区的部分浅沟槽隔离结构的步骤包括：