[发明专利]用于静电保护的可控硅电路及其器件结构有效
| 申请号： | 201711066999.X | 申请日： | 2017-11-02 |
| 公开（公告）号： | CN107833884B | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 王炜槐;陆阳;周逊伟 | 申请（专利权）人： | 杰华特微电子股份有限公司 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310030 浙江省杭州市西湖区三墩镇*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 静电 保护 可控硅 电路 及其 器件 结构 | ||
1.一种用于静电保护的可控硅器件结构：
衬底上形成高压N型阱、第一P型阱、第二P型阱和N型阱，所述第二P型阱和N型阱位于所述高压N型阱的上部；所述第一P型阱、第二P型阱和N型阱均位于衬底的上部；
所述第一P型阱和所述高压N型阱上方分别形成有第一多晶硅和第二多晶硅；
通过对所述第一P型阱、第二P型阱和所述N型阱的N+和P+光刻和注入，形成多个N+区域和P+区域；
所述第一多晶硅作为所述可控硅器件结构的控制端，通过对N+区域、P+区域和第二多晶硅的连接，得到所述可控硅器件结构的阳极和阴极，所述阳极为静电进入端，所述阴极为对地端；
所述第一P型阱上部从左到右依次形成第一P+区域、第一N+区域和第二N+区域；所述第二P型阱上部从左到右依次形成第二P+区域、第三N+区域和第三P+区域；所述N型阱上部从左到右依次形成第四P+区域和第四N+区域；所述第一N+区域和所述第二N+区域之间的上方形成所述第一多晶硅，所述第三P+区域和所述第四P+区域之间的上方形成所述第二多晶硅；
所述第一P+区域一侧形成浅槽隔离区，另一侧至所述第一N+区域之间形成浅槽隔离区；所述第二N+区域至所述第二P+区域之间形成浅槽隔离区；所述第二P+区域至所述第三N+区域之间形成浅槽隔离区；所述第三N+区域至所述第三P+区域之间形成浅槽隔离区；所述N型阱两侧分别形成浅槽隔离区，靠近所述P型阱一侧的浅槽隔离区与所述P型阱之间间隔一段区域，并与所述第二多晶硅有重叠区域；所述第四P+区域至所述第四N+区域一侧形成浅槽隔离区；
所述第一P+区域、第一N+区域、第二P+区域、第三N+区域和第二多晶硅相连，其连接端作为所述可控硅器件结构的阴极；所述第四P+区域和第四N+区域相连，其连接端作为所述可控硅器件结构的阳极；所述第二N+区域和第三P+区域相连。
2.根据权利要求1所述的用于静电保护的可控硅器件结构，其特征在于：在芯片断电时，所述可控硅器件结构的控制端浮空；在芯片上电时，所述可控硅器件结构的控制端电压受控制电路控制。
3.根据权利要求1所述的用于静电保护的可控硅器件结构，其特征在于：所述N型阱和第二P型阱分别产生所述可控硅器件结构中的第一等效电阻和第二等效电阻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杰华特微电子股份有限公司，未经杰华特微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711066999.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
