[发明专利]数据存储装置、用于其的地址解码器及其操作方法

权利要求书

1.一种数据存储装置，包括：

存储器阵列，包括布置为多行和多列以形成阵列的多个存储器单元，分别将所述多列中的第一组列和第二组列逻辑地分组成多个存储器子阵列中的第一存储器子阵列和第二存储器子阵列；以及

行解码器，配置为：

对地址中的行地址进行解码以访问所述多个存储器单元中的存储器单元，从而提供与所述行地址相对应的多条字线(WL)，所述多条字线中的第一字线和第二字线与所述多行中的第一行相关联，并且分别与所述第一存储器子阵列和所述第二存储器子阵列相对应，以及

当所述第一字线与所述第二字线不同时，指示在对所述行地址进行的解码中出现故障。

2.根据权利要求1所述的数据存储装置，其中，所述行解码器包括：

第一并行地址解码器和第二并行地址解码器，来自多个并行地址解码器，配置为对所述行地址进行解码以分别提供所述第一字线和所述第二字线，所述第一并行地址解码器和所述第二并行地址解码器分别与所述第一存储器子阵列和所述第二存储器子阵列相对应。

3.根据权利要求2所述的数据存储装置，其中，所述行解码器还包括：

故障检测电路，配置为：

将故障指示线充电至充电电压，

将所述第一字线和所述第二字线进行比较，以及

在一种情形下对所述故障指示线进行实时采样，以及

当采样的故障指示线处于所述充电电压时，提供第一逻辑值以指示在对所述行地址进行的解码中出现故障。

4.根据权利要求3所述的数据存储装置，其中，所述第一并行地址解码器包括：

多个第一逻辑电路，布置成并行布局，配置为对所述行地址进行解码以提供所述多条字线中的第一组字线，所述第一组字线包括所述第一字线，以及

其中，所述第二并行地址解码器包括：

多个第二逻辑电路，布置成并行布局，配置为对所述行地址进行解码以提供所述多条字线中的第二组字线，所述第二组字线包括所述第二字线。

5.根据权利要求3所述的数据存储装置，其中，所述故障检测电路包括：

一个或多个逻辑门，配置为：

将所述第一字线和所述第二字线进行比较，以及

当所述第一字线与所述第二字线匹配时，将所述故障指示线放电至小于所述充电电压，以及

当所述第一字线与所述第二字线不匹配时，导致所述故障指示线在所述充电电压下保持充电。

6.根据权利要求5所述的数据存储装置，其中，所述一个或多个逻辑门包括：

多个逻辑与门，所述多个逻辑与门中的第一逻辑与门配置为将所述第一字线和所述第二字线进行比较；以及

逻辑或非门，具有连接至所述多个逻辑与门的相应输出端的输入端，配置为将所述故障指示线的状态传递至锁存电路。

7.根据权利要求5所述的数据存储装置，其中，所述故障检测电路还包括：

锁存电路，配置为：

响应于故障时钟控制信号，在一种情形下对所述故障指示线进行实时采样，并且

当采样的所述故障指示线处于所述充电电压时，提供所述第一逻辑值以指示在对所述行地址进行的解码中出现故障。

8.根据权利要求7所述的数据存储装置，其中，所述锁存电路还配置为当采样的故障指示线小于所述充电电压时，提供第二逻辑值以指示在对所述行地址进行的解码中没有出现故障。

9.根据权利要求8所述的数据存储装置，其中，所述故障检测电路还包括：

预充电电路，配置为响应于故障使能控制信号将所述故障指示线充电至所述充电电压。