[发明专利]半导体装置及其调整方法

说明书

本发明提供一种半导体装置及其调整方法，防止因出货后的热的影响导致可靠性下降。本发明的半导体装置包含内置自测试电路(110)与可变电阻式存储器。内置自测试电路(110)包含用于进行可变电阻式存储器的再成形信息设定部(230)，当进行了成形执行部(220)或测试执行部(210)的动作时，对再成形信息设定部(230)设定标记“1”。并且，当通过IR回焊而安装至电路基板后电源被接通时，内置自测试控制部(200)参照再成形信息设定部(230)的标记，若标记为“1”，则使成形执行部(220)执行可变电阻式存储器的再成形。

技术领域

本发明涉及一种具备内置自测试电路(以下称作BIST电路(Built-In SelfTest))的半导体装置及其调整方法，尤其涉及一种包含可变电阻式存储器(memory)或快闪存储器(flash memory)等非易失性存储器的半导体装置的BIST电路。

背景技术

BIST电路是使存储器或逻辑电路(logic)等的测试容易化的设定技术之一。一般而言，BIST电路具备产生测试图形(test pattern)的电路、对测试结果与期待值进行比对的电路、及输出合格或不合格作为比对结果的电路等(例如专利文献1)。而且，专利文献2的BIST电路公开了一种技术：在BIST逻辑电路与存储器之间连接开关(switch)，当经由开关来对存储器进行存取(access)时，BIST逻辑电路使存储控制器逻辑电路(memorycontroller logic)旁通(bypass)。专利文献3的半导体装置公开了一种自诊断控制电路，其可变更扫描输入(scan in)期间、扫描输出(scan out)期间或俘获(capture)期间，以抑制BIST执行过程中的电流消耗的变动。

而且，作为非易失性半导体存储器，与非(NAND)型或者或非(NOR)型的快闪存储器已实用化，作为取代该快闪存储器的非易失性存储器，利用可变电阻元件的可变电阻式存储器的实用化也在推进。可变电阻式存储器例如通过对氧化铪(HfOx)等金属氧化物等的薄膜施加脉冲(pulse)电压，使膜的电阻发生可逆且非易失性的变化，由此来存储数据(data)(例如专利文献4、专利文献5)。

图1是表示现有的可变电阻式存储器的存储器阵列(memory array)的典型结构的电路图。一个存储胞元单元(memory cell unit)包含可变电阻元件和与其串接的存取用晶体管(transistor)。m×n(m、n为1以上的整数)个胞元单元形成为二维阵列状，晶体管的栅极(gate)连接于字线(word line)，漏极(drain)区域连接于可变电阻元件的其中一个电极，源极(source)区域连接于源极线(source line)。可变电阻元件的另一个电极连接于位线(bit line)。

可变电阻元件能够根据所施加的脉冲电压的大小及极性而将电阻值可逆且非易失性地设定为低电阻状态或高电阻状态。将使可变电阻元件设定(或写入)为高电阻状态的情况称作设置(SET)，将设定(写入)为低电阻状态的情况称作重置(RESET)。

胞元单元是通过字线、位线及源极线而以位(bit)为单位来选择。例如，当对胞元单元M11进行写入时，通过字线WL1而晶体管导通(ON)，对位线BL1、源极线SL1施加与设置或重置相应的电压。由此，可变电阻元件被设置或重置。当进行胞元单元M11的读出时，通过字线WL1而晶体管导通，对位线BL1、源极线SL1施加用于读出的电压。在位线BL1上，出现与可变电阻元件的设置或重置相应的电压或电流，由读出(sense)电路来检测该电压或电流。

现有技术文献

专利文献

专利文献1：日本专利特开2015-561191号公报

专利文献2：美国公开公报US2014/0173344号公报

专利文献3：日本专利特开2016-176843号公报

专利文献4：日本专利特开2012-64286号公报