[发明专利]一种串级并联逆变电源电路

权利要求书

1.一种串级并联逆变电源电路，包括两个主电路、两个驱动电路、两个信号放大电路、两个SPWM产生电路、一个主控电路和输出滤波电路，其特征在于：

所述的两个主电路结构相同，均包括四个NMOS管、四个二极管、四个电阻、五个电容；

第一NMOS管M1的漏极、第一二极管D1的阳极、第一电阻R1的一端、第二NMOS管M2的漏极、第二二极管D2的阳极、第二电阻R2的一端连接后接稳压电容C的一端，并通过保险丝F接直流电源的正极；第一二极管D1的阴极和第一电阻R1的另一端接第一电容C1的一端，第二二极管D2的阴极和第二电阻R2的另一端接第二电容C2的一端；第一NMOS管M1的源极、第三NMOS管M3的漏极、第一电容C1的另一端、第三二极管D3的阳极、第三电阻R3的一端相接，作为SPWM信号正端；第二NMOS管M2的源极、第四NMOS管M4的漏极、第二电容C2的另一端、第四二极管D4的阳极、第四电阻R4的一端相接，作为SPWM信号负端；第三二极管D3的阴极和第三电阻R3的另一端接第三电容C3的一端，第四二极管D4的阴极和第四电阻R4的另一端接第四电容C4的一端，第三NMOS管M3的源极、第三电容C3的另一端、第四NMOS管M4的源极、第四电容C4的另一端连接后接稳压电容C的另一端，并接直流电源的负极；

所述的输出滤波电路包括两个电感、两个电容、两个电流互感器、一个电压互感器、六个电阻；

一个主电路的SPWM信号正端接第一电感L1的一端，第一电感L1的另一端和第五电阻R5的一端接第五电容C5的一端；另一个主电路的SPWM信号正端接第二电感L2的一端，第二电感L2的另一端和第六电阻R6的一端接第六电容C6的一端；第五电阻R5的另一端接第一电流互感器T1输入线圈的一端，第一电流互感器T1输入线圈的另一端和第六电阻R6的另一端接第二电流互感器T2输入线圈的一端，第一电流互感器T1输出线圈的两端分别接第七电阻R7的两端，第二电流互感器T2输出线圈的两端分别接第八电阻R8的两端，电压互感器T3输入线圈的一端通过第九电阻R9接第二电流互感器T2输入线圈的另一端，作为交流电源输出的一端；电压互感器T3输出线圈的两端分别接第十电阻R10的两端，两个主电路的SPWM信号负端、第五电容C5和第六电容C6的另一端、电压互感器T3输入线圈的另一端相接，作为交流电源输出的另一端；

所述的两个驱动电路结构相同，均包括两个驱动芯片、两个二极管、四个电容和十个电阻；

第一驱动芯片U1的SD脚通过第十一电阻R11与VCC脚连接后接12V电源正极，第一驱动芯片U1的COM脚接12V电源负极；第一驱动芯片U1的HO脚接第十二电阻R12的一端，第一驱动芯片U1的VS脚接第八电容C8的一端、第十三电阻R13的一端以及第一NMOS管M1的源极，第十二电阻R12的另一端与第十三电阻R13的另一端连接后接第一NMOS管M1的栅极；第一驱动芯片U1的LO脚接第十四电阻R14的一端，第十四电阻R14的另一端与第十五电阻R15的一端连接后接第三NMOS管M3的栅极；第一驱动芯片U1的VB脚接第八电容C8的另一端和第五二极管D5的阴极，第五二极管D5的阳极接第七电容C7的一端，第七电容C7的另一端接第一驱动芯片U1的COM脚，并与第十五电阻R15的另一端连接后接第三NMOS管M3的源极；

第二驱动芯片U2的SD脚通过第十六电阻R16与VCC脚连接后接12V电源正极，第二驱动芯片U2的COM脚接12V电源负极；第二驱动芯片U2的HO脚接第十七电阻R17的一端，第二驱动芯片U2的VS脚接第十电容C10的一端、第十八电阻R18的一端以及第二NMOS管M2的源极，第十七电阻R17的另一端与第十八电阻R18的另一端连接后接第二NMOS管M2的栅极；第二驱动芯片U2的LO脚接第十九电阻R19的一端，第十九电阻R19的另一端与第二十电阻R20的一端连接后接第四NMOS管M4的栅极；第二驱动芯片U2的VB脚接第十电容C10的另一端和第六二极管D6的阴极，第六二极管D6的阳极接第九电容C9的一端，第九电容C9的另一端接第二驱动芯片U2的COM脚，并与第二十电阻R20的另一端连接后接第四NMOS管M4的源极；

所述的两个SPWM产生电路结构相同，均包括四个比较放大器、两个光耦隔离器、四个二极管、三个稳压管、八个电容和十七个电阻；

第一比较放大器U3的反相输入端与第十一电容C11和第二十一电阻R21的一端连接，第一比较放大器U3的同相输入端、第二比较放大器U4的反相输入端、第十二电容C12的一端、第七二极管D7的阳极、第八二极管D8的阴极连接后接地；第一比较放大器U3的输出端接第十一电容C11的另一端，以及第二十二电阻R22、第二十三电阻R23、第二十四电阻R24的一端，第一比较放大器U3的正电源端接+15V电源，并通过第十三电容C13接地，第一比较放大器U3的负电源端接-15V电源，并通过第十四电容C14接地；第二十二电阻R22的另一端和第二十五电阻R25的一端接第二比较放大器U4的同相输入端，第二比较放大器U4的输出端接第二十六电阻R26和第二十七电阻R27的一端，第二比较放大器U4的正电源端和第二十六电阻R26的另一端连接后接+15V电源，并通过第十五电容C15接地；第二比较放大器U4的负电源端和第十二电容C12的另一端连接后接-15V电源；第二十一电阻R21、第二十五电阻R25、第二十七电阻R27的另一端接第九二极管D9的阴极和第十二极管D10的阳极，第十二极管D10的阴极、第七二极管D7的阴极和第十六电容C16的一端接第一稳压管DW1的阴极，第九二极管D9的阳极、第八二极管D8的阳极和第十六电容C16的另一端接第一稳压管DW1的阳极；第二十三电阻R23的另一端与第二十八电阻R28的一端连接后接第三比较放大器U5的反相输入端，第二十四电阻R24的另一端与第二十九电阻R29的一端连接后接第四比较放大器U6的反相输入端，第三比较放大器U5的同相输入端通过第三十电阻R30接地，第四比较放大器U6的同相输入端通过第三十一电阻R31接地；第一光耦隔离器U7的A脚通过第三十二电阻R32接+15V电源，K脚接第三比较放大器U5的输出端，V+脚接第三十三电阻R33、第三十四电阻R34、第十七电容C17的一端，以及第二稳压管DW2的阴极，第三十四电阻R34的另一端接+12V电源，第三十三电阻R33的另一端与第一光耦隔离器U7的O脚连接后接第一驱动芯片U1的IN脚，第二稳压管DW2的阳极和第十七电容C17的另一端与第一光耦隔离器U7的V-脚连接后接12V地；第二光耦隔离器U8的A脚通过第三十五电阻R35接+15V电源，K脚接第四比较放大器U6的输出端，V+脚接第三十六电阻R36、第三十七电阻R37、第十八电容C18的一端，以及第三稳压管DW3的阴极，第三十七电阻R37的另一端接+12V电源，第三十六电阻R36的另一端与第二光耦隔离器U8的O脚连接后接第二驱动芯片U2的IN脚，第三稳压管DW3的阳极和第十八电容C18的另一端与第二光耦隔离器U8的V-脚连接后接12V地；

所述的两个信号放大电路结构相同，每个信号放大电路包括结构相同的两路，每路信号放大电路包括两个运算放大器、七个电阻和一个电容；

第三十八电阻R38和第三十九电阻R39的一端接第一运算放大器U9的反相输入端，第三十八电阻R38的另一端接第十九电容C19的一端，第一运算放大器U9的输出端接第三十九电阻R39的另一端和第四十电阻R40的一端，第四十电阻R40的另一端和第四十一电阻R41的一端接第二运算放大器U10的反相输入端，第四十一电阻R41的另一端和第四十二电阻R42的一端接第二运算放大器U10的输出端，第一运算放大器U9的同相输入端通过第四十三电阻R43接+5V地，第二运算放大器U10的同相输入端通过第四十四电阻R44接+5V地；一个信号放大电路中两路的第十九电容C19的另一端分别接主控芯片U的两个模拟输出管脚，一个信号放大电路中两路的第四十二电阻R42的另一端接对应的SPWM产生电路中第二十八电阻和第二十九电阻的另一端；

所述的主控电路包括主控芯片U、两个光耦隔离器和两个电阻；

第三光耦隔离器U11的发光二极管阳极端通过第四十五电阻R45接+5V电源，第四光耦隔离器U12的发光二极管阳极端通过第四十六电阻R46接+5V电源，第三光耦隔离器U11和第四光耦隔离器U12的发光二极管阴极端接主控芯片U两个输出管脚，输出滤波电路中的两个电流互感器和一个电压互感器的输出线圈的两端接主控芯片U的AD输入引脚，第三光耦隔离器U11和第四光耦隔离器U12的三极管发射极接地，第三光耦隔离器U11的集电极接一个驱动电路中第一驱动芯片U1和第二驱动芯片U1的SD脚，第四光耦隔离器U12的集电极接另一个驱动电路中第一驱动芯片U1和第二驱动芯片U1的SD脚。

2.如权利要求1所述的一种串级并联逆变电源电路，其特征在于：所述的主控芯片U采用STC公司的STC15W4K48S4芯片；所述的第一驱动芯片U1和第二驱动芯片U2采用IR公司的IR2184芯片。