[发明专利]熵编码器、熵译码器及对应地熵编码方法和熵译码方法有效
申请号: | 201711037814.2 | 申请日: | 2017-10-30 |
公开(公告)号: | CN108391134B | 公开(公告)日: | 2020-11-13 |
发明(设计)人: | 吴东兴;陈立恒;周汉良 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H04N19/44 | 分类号: | H04N19/44;H04N19/91 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 何青瓦 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 编码器 译码器 对应 编码 方法 译码 | ||
1.一种熵编码器,其特征在于,包括:
熵编码电路,被布置为接收像素组的多个符号,并且对从所述像素组的所述多个符号导出的数据进行熵编码,以生成由第一比特流部分和第二比特流部分组成的比特流段,其中,所述第一比特流部分包含所述像素组的所述多个符号的编码幅度数据,并且所述第二比特流部分包含所述像素组的所述多个符号的至少一部分的编码正负号数据,其中所述像素组包括多个像素,所述像素组的所述多个符号分别具有所述多个像素的多个符号值;
大小确定电路,被布置为确定比特流部分的大小,其中所述比特流部分包括所述第一比特流部分和所述第二比特流部分中的至少一个;以及
零检查电路,其被布置为对所述多个符号值的多个幅度值执行零值检查以分别产生多个零值检查结果,其中当符号值具有非零幅度值时,相应的零值检查结果由第一值设置,并且当所述符号值具有零幅度值时,所述相应的零值检查结果通过第二值设置;
其中所述比特流部分是所述第二比特流部分,并且所述大小确定电路根据所述多个零值检查结果确定所述第二比特流部分的所述大小。
2.根据权利要求1所述的熵编码器,其特征在于,所述大小确定电路将所述第二比特流部分的所述大小设置为包括在所述多个零值检查结果中的第一值的数量。
3.根据权利要求1所述的熵编码器,其特征在于,当任一符号值具有零幅度值时,所述第二比特流部分不包含所述符号值的编码正负号值。
4.根据权利要求1所述的熵编码器,其特征在于,所述熵编码电路还被配置为确定与所述像素组的所述多个符号的所述幅度数据的熵编码相关联的比特深度值,并且所述熵编码器还包括:
第一比特流位置确定电路,被布置为根据至少所述比特深度值计算第一比特流位置,其中所述第一比特流位置指示所述比特流段中的所述第一比特流部分的末端的位置。
5.根据权利要求4所述的熵编码器,其特征在于,每个符号值的编码幅度值的比特深度等于所述比特深度值,并且所述第一比特流位置确定电路至少根据所述比特深度值和所述像素组中包括的所述多个像素的数量的乘积来计算所述第一比特流位置。
6.根据权利要求4所述的熵编码器,其特征在于,还包括:
第二比特流位置确定电路,包括所述大小确定电路,并且被布置为根据所述第一比特流位置和所述比特流部分的所述大小来计算第二比特流位置,其中所述比特流部分是所述第二比特流部分,并且所述第二比特流位置指示所述第二比特流部分的末端在所述比特流段中的位置。
7.根据权利要求1所述的熵编码器,其特征在于,还包括:
比特流位置确定电路,包括所述大小确定电路,并且被布置为根据至少所述比特流部分的所述大小来计算比特流位置,其中,所述比特流位置指示所述比特流段中的所述第二比特流部分的末端的位置。
8.根据权利要求1所述的熵编码器,其特征在于,所述大小确定电路通过使用查找表或多路复用器来确定所述比特流部分的所述大小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711037814.2/1.html,转载请声明来源钻瓜专利网。