[发明专利]一种选择区域外延的图形化掩膜制备及二次生长界面优化方法

说明书

技术领域

本发明涉及半导体外延工艺的技术领域，更具体地，涉及一种选择区域外延的图形化掩膜制备及二次生长界面优化方法。主要涉及ICP干法刻蚀图形化掩膜层，低损伤ICP干法刻蚀去除无掩膜区域一定厚度的GaN基基板材料，目的是抑制掩膜残留元素或环境中其它杂质对GaN基基板材料产生的背景掺杂，此方法主要应用于GaN功率器件的制备。

背景技术

在半导体外延生长和器件制造领域，选择区域生长（SAG）技术被广泛应用于光电子、微电子器件的制备工艺及外延材料生长的质量控制中。目前，在GaN 功率器件的凹槽栅制备中，选择区域生长一般需要图形化的掩膜层来选择需要进行二次生长的区域。通常形成图形化掩膜层的方法有剥离工艺、湿法腐蚀及ICP刻蚀。

然而，选择区域生长中掩膜图形制备之前，GaN基基板暴露在空气中，基板表面存在空气氧化和多种杂质的玷污。此外，掩膜层生长温度较高，致密性较好，采用腐蚀工艺去除掩膜层时经常未能将掩膜层腐蚀干净，在选择生长区域界面会有一定残留，使得生长界面较为粗糙，难以成核生长，同时掩膜中某些施主杂质扩散可能使GaN基基板表面形成非故意掺杂，导致二次外延生长的异质结构与一次外延生长相比出现电子迁移率降低、载流子面密度过高（甚至于表现出体掺杂的现象）等，劣化器件的耐压特性。若过度延长掩膜层的腐蚀时间，由于湿法腐蚀的各项同性特性，栅极区域的掩膜层也将会被腐蚀掉，这样将导致整个凹槽栅制备工艺的失败。

SAG技术是目前用于实现GaN场效应晶体管的凹槽栅结构中最常用的方法之一，但在选择区域外延中二次外延界面仍存在以上问题，因此，若想通过选择区域外延方法制备性能优越的电子器件，提高器件的阈值电压和耐压水平，降低器件的导通电阻，就必须寻求一种选择区域生长界面优化方法，克服腐蚀工艺的缺点，从而获得更高的材料晶体质量，最终实现高性能的GaN 功率器件。

发明内容

本发明为克服上述现有技术所述的至少一种缺陷，提供一种选择区域外延的图形化掩膜制备及二次生长界面优化方法，解决现有的选择区域外延中因图形化掩膜层给二次生长界面带来的背景掺杂。

本发明的技术方案是：一种选择区域外延的图形化掩膜制备及二次生长界面优化方法，该方法利用ICP干法刻蚀图形化掩膜层，同时采用低损伤ICP干法刻蚀进一步去除无掩膜区域一定厚度的GaN基基板材料，抑制掩膜残留元素或环境中其它杂质对二次外延界面产生的背景掺杂，此方法制作的GaN功率器件具有高导通高耐压等优良性能，具体包含以下步骤：

S1. 提供一种需要进行选择区域外延生长的GaN基基板；

S2. 在所述基板上沉积一层掩膜层；

S3. 对所述样品利用ICP干法刻蚀图形化掩膜层；

S4. 对所述样品采用低损伤ICP干法刻蚀进一步去除无掩膜区域一定厚度的GaN基基板材料，抑制掩膜残留元素或环境中其它杂质对GaN基基板材料产生的背景掺杂；

S5. 在外延生长前，对所述样品采用含N的气氛下高温退火，实现对GaN基基板材料表面的原位修复；

S6. 在所述样品上进行二次外延生长；

S7. 在所述样品完成器件制备工艺。

所述的步骤S1中，所述GaN基基板是单一成分的GaN、AlN等III-V族基板材料或具有不同成分的多层外延层材料。

所述的步骤S2中，所述掩膜层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀、金属有机化学气相沉积、分子束外延等方式在GaN基基板上生长的一薄层。

所述的步骤S2中，所述掩膜层为但不限于SiO₂、SiN_x、Al₂O₃、HfO₂、MgO、Sc₂O₃、AlHfO_x、HfSiON等中的任一种。

所述的步骤S3中，所述ICP干法刻蚀选择性去除需要进行二次生长区域的掩膜层，刻蚀气体可以为SF₆、CF₄等含F气体中的任一种或混合气体或其他可供刻蚀掩膜层的气体。

所述的步骤S4中，所述ICP干法刻蚀进一步去除无掩膜区域一定厚度的GaN基材料，厚度可为1-100nm中的任意厚度。