[发明专利]异步时钟域的发送电路和接收电路及其数字信号发送方法

权利要求书

1.一种发送电路，处于第一时钟域，所述发送电路包括：

发送端边沿检测(TED)电路，被配置为：

确定数字输入信号通过所述第一时钟域的时钟信号的上升沿还是下降沿重新定时，以及当所述数字输入信号通过所述第一时钟域的时钟信号的下降沿重新定时时，提供第一逻辑电平的时钟信号选择，或者当所述数字输入信号通过所述第一时钟域的时钟信号的上升沿重新定时时，提供第二逻辑电平的所述时钟信号选择；

发送端跨域(TCD)电路，被配置为：

当所述时钟信号选择处于所述第一逻辑电平时，根据所述第一时钟域的时钟信号的下降沿对所述数字输入信号重新定时，以及当所述时钟信号选择处于所述第二逻辑电平时，根据所述第一时钟域的时钟信号的上升沿对所述数字输入信号重新定时，

其中，所述发送端边沿检测电路包括：

数字延迟电路，被配置为以延迟因子延迟所述第一时钟域的时钟信号，以提供所述第一时钟域的延迟时钟信号；和触发器，被配置为根据所述第一时钟域的延迟时钟信号，对与所述数字输入信号相关联的时钟信号重新定时，以提供所述时钟信号选择。

2.根据权利要求1所述的发送电路，其中，所述发送端边沿检测电路还被配置为：当与所述数字输入信号相关联的时钟信号的相位超前于所述第一时钟域的时钟信号的相位时，确定所述数字输入信号通过所述第一时钟域的时钟信号的上升沿重新定时。

3.根据权利要求2所述的发送电路，其中，所述发送端边沿检测电路还被配置为：当与所述数字输入信号相关联的所述时钟信号的相位至少以延迟因子超前于所述第一时钟域的时钟信号的相位时，确定所述数字输入信号通过所述第一时钟域的时钟信号的上升沿重新定时。

4.根据权利要求1所述的发送电路，其中，所述发送端跨域电路包括滞后性以延迟所述第一时钟域的时钟信号的相位。

5.根据权利要求1所述的发送电路，其中，所述发送端跨域电路包括：

触发器，被配置为根据与所述数字输入信号相关联的时钟信号对所述数字输入信号重新定时，以提供重新定时的数字输入信号；

上升沿信号处理路径，被配置为根据所述第一时钟域的时钟信号的上升沿对所述重新定时的数字输入信号进行重新定时，以提供重新定时的上升沿数字输入信号；

下降沿信号处理路径，被配置为根据所述第一时钟域的时钟信号的下降沿对所述重新定时的数字输入信号进行重新定时，以提供重新定时的下降沿数字输入信号；和选择电路，被配置为当所述时钟信号选择处于所述第一逻辑电平时，选择所述重新定时的下降沿数字输入信号，或者当所述时钟信号选择处于所述第二逻辑电平时，选择所述重新定时的上升沿数字输入信号。

6.根据权利要求5所述的发送电路，其中，所述上升沿信号处理路径包括：

触发器，被配置为根据所述第一时钟域的时钟信号的上升沿对所述重新定时的数字输入信号进行重新定时，以提供所述重新定时的上升沿数字输入信号。

7.根据权利要求5所述的发送电路，其中，所述下降沿信号处理路径包括：

第一触发器，被配置为根据所述第一时钟域的时钟信号的下降沿对所述重新定时的数字输入信号进行重新定时，以提供下降沿数字输入信号；以及第二触发器，被配置为根据所述第一时钟域的时钟信号的上升沿对所述下降沿数字输入信号进行重新定时，以提供所述重新定时的下降沿数字输入信号。

8.根据权利要求5所述的发送电路，还包括：

多路复用电路，被配置为对所选择的一个所述重新定时的上升沿数字输入信号执行并行到串行转换，以提供发送数字输出信号，以及向第二时钟域的接收电路提供所述发送数字输出信号。