[发明专利]DSP与FPGA/CPLD多维互联的控制方法

权利要求书

1.一种DSP与FPGA/CPLD多维互联的控制方法，其特征在于，应用在包含数字信号处理器DSP和现场可编程门阵列/复杂可编程逻辑器件FPGA/CPLD芯片的控制器中，其中：

DSP和FPGA/CPLD之间通过外部存储器拓展Xintf接口或者通用输入/输出GPIO接口进行数据交换；

当控制对象发生故障时，FPGA/CPLD的IO接口接收到故障检测电路产生的故障信号，所述FPGA/CPLD封锁脉宽调制PWM输出，并将封锁信号通过另外的IO口传递给DSP；

当DSP检测到采样数据异常，或者接收到FPGA/CPLD传来的封锁信号时，DSP执行保护程序及相应动作，所述保护程序用于保护被控对象的安全运行；

DSP中的采样运算计数器和FPGA/CPLD中的PWM计数器相位同步；

所述DSP和FPGA/CPLD之间通过外部存储器拓展Xintf接口或者通用输入/输出GPIO接口进行数据交换，包括：

在DSP含有Xintf接口时，则配置DSP中的Xintf接口状态，同时配置FPGA/CPLD中与Xintf接口相连的若干IO口以及相应的内部寄存器，按照Xintf的地址、数据、控制总线和通讯协议进行DSP和FPGA/CPLD之间的数据交换；

在DSP没有Xintf接口，或者Xintf接口已经被占用时，则通过置位DSP中多个与FPGA/CPLD相连接的GPIO接口的高低电平状态，模拟Xintf的地址、数据、控制总线以及通讯协议，进行DSP和FPGA/CPLD之间的数据交换。

2.根据权利要求1所述的DSP与FPGA/CPLD多维互联的控制方法，其特征在于，

所述DSP，用于进行外部信号的采样，以及对采样信号进行模数转换、数据运算和处理，并将计算好的占空比数据传递给FPGA/CPLD；

所述FPGA/CPLD，用于根据接收到的占空比数据产生脉宽调制PWM信号，并对外部故障检测电路输入的故障信号进行逻辑运算和处理。

3.根据权利要求1所述的DSP与FPGA/CPLD多维互联的控制方法，其特征在于，DSP和FPGA/CPLD通过地址、数据、控制三条总线相连接；其中：

DSP和FPGA/CPLD通过地址总线对两者之间需要数据交换的寄存器分配不同的地址，且数据总线和地址总线独立，利用控制总线对数据的读写进行操作。

4.根据权利要求1所述的DSP与FPGA/CPLD多维互联的控制方法，其特征在于，当DSP和FPGA/CPLD采用各自独立时钟时，置位DSP中与FPGA/CPLD相连接的至少一个GPIO接口，生成与DSP中采样运算计数器同步的脉冲信号；

FPGA/CPLD根据所述同步脉冲信号，在每个DSP采样运算周期矫正一次所述FPGA/CPLD中的PWM计数器，以使DSP中的采样运算计数器与FPGA/CPLD中的PWM计数器相位同步，并锁定从DSP采样到FPGA/CPLD改变PWM占空比这段时间的控制延时。

5.根据权利要求1或4所述的DSP与FPGA/CPLD多维互联的控制方法，其特征在于，根据DSP中采样运算计数器周期和FPGA/CPLD中PWM计数器周期的倍数关系，将DSP和FPGA/CPLD配置成以下任一同步模式：

采样运算计数器的周期与PWM计数器的周期相同；

PWM计数器的周期为采样运算计数器的周期的2倍；

采样运算计数器的周期为PWM计数器的周期的n倍，其中n为大于1的整数。